Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2016192624) TRANSISTOR À COUCHES MINCES ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2016/192624 N° de la demande internationale : PCT/CN2016/084245
Date de publication : 08.12.2016 Date de dépôt international : 01.06.2016
CIB :
H01L 29/41 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
40
Electrodes
41
caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative
Déposants :
昆山工研院新型平板显示技术中心有限公司 KUNSHAN NEW FLAT PANEL DISPLAY TECHNOLOGY CENTER CO., LTD. [CN/CN]; 中国江苏省昆山市 开发区光电产业园富春江路320号 No. 320 Fu Chun River Road, Photoelectric Industrial Park, Development Zone Kunshan, Jiangsu 215300, CN
昆山国显光电有限公司 KUNSHAN GOVISIONOX OPTOELECTRONICS CO., LTD. [CN/CN]; 中国江苏省昆山市 开发区龙腾路1号4幢 Building 4 No.1, Longteng Road, Development Zone Kunshan, Jiangsu 215300, CN
Inventeurs :
单奇 SHAN, Qi; CN
黄秀颀 HUANG, Xiuqi; CN
蔡世星 CAI, Shixing; CN
张小宝 ZHANG, Xiaobao; CN
郭瑞 GUO, Rui; CN
林立 LIN, Li; CN
高孝裕 GAO, Xiaoyu; CN
Mandataire :
北京布瑞知识产权代理有限公司 BRIGHTHEAD INTELLECTUAL PROPERTY AGENCY CO., LTD.; 中国北京市 朝阳区广顺北大街5号院内32号B228 B228 No. 32, Inside the No. 5 Yard, Guangshun North Street, Chaoyang District Beijing 100102, CN
Données relatives à la priorité :
201510305703.X04.06.2015CN
Titre (EN) THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREOF
(FR) TRANSISTOR À COUCHES MINCES ET SON PROCÉDÉ DE FABRICATION
(ZH) 一种薄膜晶体管及其制备方法
Abrégé :
(EN) A thin film transistor and manufacturing method thereof. The thin film transistor comprises: an upper gate electrode (1), a lower gate electrode (4), an upper insulation layer (6), a lower insulation layer (7), a semiconductor layer (5), a source electrode (2) and a drain electrode (3). The lower insulation layer (7) is provided over the lower gate electrode (4), the semiconductor layer (5) is provided over the lower insulation layer (7) and connected to the source electrode (2) and the drain (3) respectively. The upper insulation layer (6) covers over the semiconductor layer (5), and the upper gate electrode (1) is provided over the upper insulation layer (6), wherein, on a plane parallel to a conductive channel in the semiconductor layer (5), a first gap (8) exists between an orthographic projection of the upper gate electrode (1) and an orthographic projection of the source electrode (2), and a second gap (9) exists between the orthographic projection of the upper gate electrode (1) and an orthographic projection of the drain electrode (3).
(FR) La présente invention porte sur un transistor à couches minces et son procédé de fabrication. Le transistor à couches minces comprend : une électrode de grille supérieure (1), une électrode de grille inférieure (4), une couche isolante supérieure (6), une couche isolante inférieure (7), une couche semi-conductrice (5), une électrode de source (2) et une électrode de drain (3). La couche isolante inférieure (7) est disposée au-dessus de l'électrode de grille inférieure (4), et la couche semi-conductrice (5) est disposée au-dessus de la couche isolante inférieure (7) et connectée à l'électrode de source (2) et à l'électrode de drain (3) respectivement. La couche isolante supérieure (6) couvre la couche semi-conductrice (5), et l'électrode de grille supérieure (1) est disposée au-dessus de la couche isolante supérieure (6). Dans un plan parallèle à un canal conducteur dans la couche semi-conductrice (5), il existe un premier espace (8) entre une projection orthographique de l'électrode de grille supérieure (1) et une projection orthographique de l'électrode de source (2), et il existe un second espace (9) entre la projection orthographique de l'électrode de grille supérieure (1) et une projection orthographique de l'électrode de drain (3).
(ZH) 一种薄膜晶体管及其制备方法。该薄膜晶体管包括:上栅极(1)、下栅极(4)、上绝缘层(6)、下绝缘层(7)、半导体层(5)、源极(2)和漏极(3);其中,下栅极(4)上方设有下绝缘层(7);下绝缘层(7)上方设有半导体层(5);半导体层(5)分别与源极(2)和漏极(3)搭接;半导体层(5)上方覆盖上绝缘层(6);上绝缘层(6)上方设有上栅极(1);其中,在与半导体层(5)中导电沟道平行的平面上,上栅极(1)的正投影与源极(2)的正投影之间存在第一间隙(8),上栅极(1)的正投影与漏极(3)的正投影之间存在第二间隙(9)。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)