WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
PATENTSCOPE sera indisponible quelques heures pour des raisons de maintenance le samedi 18.08.2018 à 09:00 CEST
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016192471) SUBSTRAT MATRICIEL ET SON PROCÉDÉ DE FABRICATION, ET DISPOSITIF D'AFFICHAGE ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2016/192471 N° de la demande internationale : PCT/CN2016/079359
Date de publication : 08.12.2016 Date de dépôt international : 15.04.2016
CIB :
G02F 1/1343 (2006.01) ,H01L 27/12 (2006.01)
Déposants : BOE TECHNOLOGY GROUP CO., LTD.[CN/CN]; No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
Inventeurs : KONG, Xiangyong; CN
Mandataire : ZHONGZI LAW OFFICE; 7F, New Era Building, 26 Pinganli Xidajie, Xicheng District Beijing 100034, CN
Données relatives à la priorité :
201510303519.1 04.06.2015CN
Titre (EN) ARRAY SUBSTRATE AND METHOD FOR FABRICATION THEREOF, AND DISPLAY DEVICE AND METHOD FOR FABRICATION THEREOF
(FR) SUBSTRAT MATRICIEL ET SON PROCÉDÉ DE FABRICATION, ET DISPOSITIF D'AFFICHAGE ET SON PROCÉDÉ DE FABRICATION
(ZH) 一种阵列基板及其制备方法、显示装置及其制备方法
Abrégé : front page image
(EN) Provided are an array substrate and a method for fabrication thereof, and a display device and a method for fabrication thereof, the array substrate comprising: a substrate (1), a gate metal layer (2), an active layer (4), a source/drain metal layer (9), and a pixel electrode layer (11), said array substrate having a storage capacitor region; in the storage capacitor region, the gate metal layer (2) comprises a gate metal layer storage pattern (22), the active layer (4) comprises an active layer storage pattern (42), the source/drain metal layer (9) comprises a source/drain metal layer pattern (93), and the pixel electrode layer (11) comprises a pixel electrode layer storage pattern (112); the projections of the gate metal layer storage pattern (22), the active layer pattern (42), the source/drain metal layer storage pattern (93), and the pixel electrode layer storage pattern (112) at least partially overlap on the substrate (1); the pixel electrode layer storage pattern (112) and the gate metal layer storage pattern (22) are electrically connected to constitute a first electrode of the storage capacitor, and the active layer storage pattern (42) and the source/drain metal layer storage pattern (93) are electrically connected to constitute a second electrode of the storage capacitor.
(FR) L'invention concerne un substrat matriciel et son procédé de fabrication, et un dispositif d'affichage et son procédé de fabrication, le substrat matriciel comprenant : un substrat (1), une couche métallique de grille (2), une couche active (4), une couche métallique de source/drain (9), et une couche d'électrode de pixel (11), ledit substrat matriciel ayant une région de condensateur de stockage ; dans la région de condensateur de stockage, la couche métallique de grille (2) comprend un motif de stockage de couche métallique de grille (22), la couche active (4) comprend un motif de stockage de couche active (42), la couche métallique de source/drain (9) comprend un motif de couche métallique de source/drain (93), et la couche d'électrode de pixel (11) comprend un motif de stockage de couche d'électrode de pixel (112) ; les projections du motif de stockage de couche métallique de grille (22), du motif de couche active (42), du motif de stockage de couche métallique de source/drain (93), et du motif de stockage de couche d'électrode de pixel (112) se chevauchent au moins partiellement sur le substrat (1) ; le motif de stockage de couche d'électrode de pixel (112) et le motif de stockage de couche métallique de grille (22) sont électriquement connectés pour constituer une première électrode du condensateur de stockage, et le motif de stockage de couche active (42) et le motif de stockage de couche métallique de source/drain (93) sont électriquement connectés pour constituer une seconde électrode du condensateur de stockage.
(ZH) 一种阵列基板及其制备方法、显示装置及其制备方法,该阵列基板包括:衬底(1)、栅金属层(2)、有源层(4)、源漏金属层(9)、像素电极层(11),其中所述阵列基板具有存储电容区域;在存储电容区域,栅金属层(2)包括栅金属层存储图案(22)、有源层(4)包括有源层存储图案(42)、源漏金属层(9)包括源漏金属层存储图案(93)、像素电极层(11)包括像素电极层存储图案(112);其中,所述栅金属层存储图案(22)、所述有源层存储图案(42)、所述源漏金属层存储图案(93)和所述像素电极层存储图案(112)在衬底(1)上的投影至少部分重合,且像素电极层存储图案(112)与栅金属层存储图案(22)电连接以构成存储电容的第一电极,有源层存储图案(42)与源漏金属层存储图案(93)电连接以构成存储电容的第二电极。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)