Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2016189986) PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2016/189986 N° de la demande internationale : PCT/JP2016/061574
Date de publication : 01.12.2016 Date de dépôt international : 08.04.2016
CIB :
H01L 21/301 (2006.01) ,H01L 23/00 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
30
Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes H01L21/20-H01L21/26162
301
pour subdiviser un corps semi-conducteur en parties distinctes, p.ex. cloisonnement en zones séparées
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
Déposants :
リンテック株式会社 LINTEC CORPORATION [JP/JP]; 東京都板橋区本町23番23号 23-23, Honcho, Itabashi-ku, Tokyo 1730001, JP
Inventeurs :
佐伯 尚哉 SAIKI, Naoya; JP
堀米 克彦 HORIGOME, Katsuhiko; JP
米山 裕之 YONEYAMA, Hiroyuki; JP
荒井 善男 ARAI, Yoshio; JP
Mandataire :
大谷 保 OHTANI, Tamotsu; JP
Données relatives à la priorité :
2015-10568525.05.2015JP
Titre (EN) SEMICONDUCTOR DEVICE MANUFACTURING METHOD
(FR) PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置の製造方法
Abrégé :
(EN) The semiconductor device manufacturing method according to the present invention comprises: a pre-treatment step for forming a groove from the front surface side of a semiconductor wafer or forming a modified region on the semiconductor wafer; a chip dicing step for grinding the semiconductor wafer from the rear surface side to dice the semiconductor wafer, along the groove or the modified region, into a plurality of chips; an attachment step for attaching, to the rear surfaces of the diced semiconductor wafer, the side of thermosetting protective coating formation films of supporter-provided protective coating formation films, in which the thermosetting protective coating formation films are provided on supporters; a thermosetting step for thermosetting, and converting into protective films, the thermosetting protective coating formation films attached to the semiconductor wafers; and a pickup step for picking up, after the thermosetting step, protective film-provided chips in which the protective films are laminated on the chips.
(FR) Le procédé de fabrication de dispositif à semi-conducteur selon la présente invention comprend : une étape de prétraitement permettant de former une rainure à partir du côté surface avant d'une tranche de semi-conducteur ou de former une région modifiée sur la tranche de semi-conducteur; une étape de découpage en dés de puce permettant de meuler la tranche de semi-conducteur à partir du côté surface arrière pour découper en dés la tranche de semi-conducteur, le long de la rainure ou de la région modifiée, en une pluralité de puces; une étape de fixation permettant de fixer, sur les surfaces arrière de la tranche de semi-conducteur découpée en dés, le côté de films de formation de revêtement de protection thermodurcissables de films de formation de revêtement de protection dotés de support, lesquels films de formation de revêtement de protection thermodurcissables sont disposés sur des supports; une étape de thermodurcissement permettant de thermodurcir, et de convertir en films de protection, les films de formation de revêtement de protection thermodurcissables fixés aux tranches de semi-conducteur; et une étape de capture permettant de capturer, après l'étape de thermodurcissement, les puces dotées d'un film de protection, les films de protection étant stratifiés sur les puces.
(JA) 本発明の半導体装置の製造方法は、半導体ウエハの表面側から溝を形成し、又は半導体ウエハに改質領域を形成する前処理工程と、前記半導体ウエハを裏面側から研削して、前記溝又は改質領域に沿って複数のチップに個片化させるチップ個片化工程と、支持体上に熱硬化性保護膜形成フィルムが設けられている支持体付き保護膜形成フィルムの熱硬化性保護膜形成フィルム側を、個片化された前記半導体ウエハの裏面に貼付する貼付工程と、前記半導体ウエハに貼付した前記熱硬化性保護膜形成フィルムを、熱硬化して保護膜とする熱硬化工程と、前記熱硬化工程の後に、前記チップに前記保護膜が積層された保護膜付きチップをピックアップするピックアップ工程とを備える。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)