Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2016189640) DISPOSITIF ET PROCÉDÉ DE MISE EN MÉMOIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2016/189640 N° de la demande internationale : PCT/JP2015/064990
Date de publication : 01.12.2016 Date de dépôt international : 26.05.2015
CIB :
G06F 3/06 (2006.01) ,G06F 3/08 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
3
Dispositions d'entrée pour le transfert de données à traiter pour leur donner une forme utilisable par le calculateur; Dispositions de sortie pour le transfert de données de l'unité de traitement à l'unité de sortie, p.ex. dispositions d'interface
06
Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
3
Dispositions d'entrée pour le transfert de données à traiter pour leur donner une forme utilisable par le calculateur; Dispositions de sortie pour le transfert de données de l'unité de traitement à l'unité de sortie, p.ex. dispositions d'interface
06
Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
08
à partir de, ou vers des supports d'enregistrement distincts, p.ex. carte perforée
Déposants :
株式会社日立製作所 HITACHI, LTD. [JP/JP]; 東京都千代田区丸の内一丁目6番6号 6-6, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008280, JP
Inventeurs :
仲川 和志 NAKAGAWA, Kazushi; JP
杉本 定広 SUGIMOTO, Sadahiro; JP
下薗 紀夫 SHIMOZONO, Norio; JP
山本 彰 YAMAMOTO, Akira; JP
Mandataire :
特許業務法人ウィルフォート国際特許事務所 WILLFORT INTERNATIONAL PATENT FIRM; 東京都中央区日本橋小網町19-7 日本橋TCビル 1階 Nihonbashi TC Bldg. 1F, 19-7, Nihonbashi Koamicho, Chuo-ku, Tokyo 1030016, JP
Données relatives à la priorité :
Titre (EN) STORAGE DEVICE, AND METHOD
(FR) DISPOSITIF ET PROCÉDÉ DE MISE EN MÉMOIRE
(JA) ストレージ装置、及び方法
Abrégé :
(EN) A processor determines, on the basis of the state thereof, whether to execute a write process based on a write command from a host computer or to cause a control device to execute the process. When it is determined that the control device is to execute the write process, the processor: sets a data lock for disabling a write of data to a first cache area that corresponds to a first logical area designated by the write command; and transmits, to the control device, address conversion information indicating a first device area in a first physical storage device corresponding to the first logical area. The control device receives write data, and transmits, to the first physical storage device, the write data and an instruction for a write of data to the first device area on the basis of the address conversion information. The control device receives a notification of completion of a write of the write data from the first physical storage device, and transmits an unlock instruction for unlocking the data lock of the first cache area to the processor.
(FR) Un processeur détermine, en fonction de son état, l'opportunité d'exécuter un traitement d'écriture sur la base d'une instruction d'écriture en provenance d'un ordinateur hôte ou d'amener un dispositif de commande à exécuter ledit traitement. Lorsqu'il est déterminé que le dispositif de commande doit exécuter le traitement d'écriture, le processeur : établit un verrou de données permettant de désactiver une écriture de données sur une première zone de mémoire cache qui correspond à une première zone logique désignée par l'instruction d'écriture ; et transmet, au dispositif de commande, des informations de conversion d'adresse indiquant une première zone de dispositif dans un premier dispositif de mise en mémoire physique correspondant à la première zone logique. Le dispositif de commande reçoit des données d'écriture, et transmet, au premier dispositif de mise en mémoire physique, les données d'écriture et une instruction pour une écriture de données sur la première zone de dispositif sur la base des informations de conversion d'adresse. Le dispositif de commande reçoit une notification de l'achèvement de l'écriture des données d'écriture en provenance du premier dispositif de mise en mémoire physique, et transmet une instruction de déverrouillage permettant de déverrouiller le verrou de données de la première zone de mémoire cache sur le processeur.
(JA) プロセッサは、自身の状態に基づいて、ホスト計算機からのライトコマンドに基づくライト処理を自身が行うか又は制御デバイスに行わせるかを判定する。制御デバイスに行わせると判定した場合、プロセッサは、キャッシュ情報に基づいて、ライトコマンドで指定された第1論理領域に対応する第1キャッシュ領域に対し、データの書込みを禁止するデータロックを設定し、論物変換情報に基づいて、第1論理領域に対応する第1物理記憶デバイス内の第1デバイス領域を示すアドレス変換情報を制御デバイスに送信する。制御デバイスは、ライトデータを受信し、アドレス変換情報に基づいて、第1物理記憶デバイスに対してライトデータと、第1デバイス領域へのライトデータの書込み指示と、を送信する。制御デバイスは、第1物理記憶デバイスからライトデータの書込み完了通知を受信し、第1キャッシュ領域のデータロックを解放するロック解放指示をプロセッサに送信する。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)