WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016153022) TRANSISTOR ET PROCÉDÉ DE FABRICATION DE TRANSISTOR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/153022    N° de la demande internationale :    PCT/JP2016/059572
Date de publication : 29.09.2016 Date de dépôt international : 25.03.2016
CIB :
H01L 21/336 (2006.01), H01L 29/786 (2006.01)
Déposants : FUJIFILM CORPORATION [JP/JP]; 26-30, Nishiazabu 2-chome, Minato-ku, Tokyo 1068620 (JP)
Inventeurs : MAEHARA Yoshiki; (JP)
Mandataire : WATANABE Mochitoshi; (JP)
Données relatives à la priorité :
2015-063065 25.03.2015 JP
Titre (EN) TRANSISTOR AND METHOD FOR MANUFACTURING TRANSISTOR
(FR) TRANSISTOR ET PROCÉDÉ DE FABRICATION DE TRANSISTOR
(JA) トランジスタ、および、トランジスタの製造方法
Abrégé : front page image
(EN)Provided are: an air-gap transistor which has high productivity and high electrical connection reliability and is capable of exhibiting good transistor characteristics, while being able to be reduced in size; and a method for manufacturing this transistor. According to the present invention, after forming a semiconductor layer on the upper surface of a supporting body precursor layer, which forms a semiconductor layer supporting body, a part of the semiconductor layer is removed, thereby forming one or more openings from which the supporting body precursor layer is exposed; two etching protection layers are formed at a distance from each other on the semiconductor layer such that at least a part of the opening is positioned in the region between the two etching protection layers; and a part of the supporting body precursor layer is removed by bringing an etchant into contact with the supporting body precursor layer through the openings, thereby forming a gap at a position corresponding to the region between the two etching protection layers so as to form two semiconductor layer supporting bodies that are arranged with the gap being interposed therebetween.
(FR)L'invention concerne : un transistor à entrefer qui présente une productivité élevée et une fiabilité de connexion électrique élevée et qui peut présenter de bonnes caractéristiques de transistor, tout en pouvant être réduit en taille ; et un procédé de fabrication de ce transistor. Selon la présente invention, après formation d'une couche semi-conductrice sur la surface supérieure d'une couche de précurseur de corps de support, qui forme un corps de support de couche semi-conductrice, une partie de la couche semi-conductrice est enlevée, ce qui permet de former une ou plusieurs ouvertures par lesquelles la couche de précurseur de corps de support est exposée ; deux couches de protection de gravure sont formées à distance l'une de l'autre sur la couche semi-conductrice de telle sorte qu'au moins une partie de l'ouverture est positionnée dans la région entre les deux couches de protection de gravure ; et une partie de la couche de précurseur de corps de support est retirée par la mise en contact d'un agent de gravure avec la couche de précurseur de corps de support par les ouvertures, ce qui permet de former un espace dans une position correspondant à la région entre les deux couches de protection de gravure de manière à former deux corps de support de couche semi-conductrice qui sont agencés avec l'espace interposé entre ceux-ci.
(JA)エアギャップ型のトランジスタにおいて、電気的接続の信頼性が高く、良好なトランジスタ特性を発現でき、微細化が可能で、生産性の高いトランジスタおよびその製造方法を提供する。半導体層支持体となる支持体前駆体層の上面に、半導体層を形成した後に、半導体層の一部を除去して、支持体前駆体層を表出させた開口部を1以上形成し、半導体層上に2つのエッチング保護層を、互いに離間して、かつ、2つのエッチング保護層の間の領域に開口部の少なくとも一部が位置するように形成して、複数の開口部から支持体前駆体層にエッチャントを接触させて、支持体前駆体層の一部を除去し、2つのエッチング保護層の間の領域に対応する位置に空隙を形成して、空隙を挟んで配置される2つの半導体層支持体を形成する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)