WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016152284) DISPOSITIF DE CIRCUIT ÉLECTRONIQUE ET PROCÉDÉ DE FABRICATION DE DISPOSITIF DE CIRCUIT ÉLECTRONIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2016/152284 N° de la demande internationale : PCT/JP2016/053700
Date de publication : 29.09.2016 Date de dépôt international : 08.02.2016
CIB :
H01L 21/82 (2006.01) ,H01L 21/336 (2006.01) ,H01L 21/768 (2006.01) ,H01L 21/822 (2006.01) ,H01L 21/8238 (2006.01) ,H01L 23/522 (2006.01) ,H01L 27/04 (2006.01) ,H01L 27/092 (2006.01) ,H01L 29/786 (2006.01)
Déposants : FUJIFILM CORPORATION[JP/JP]; 26-30, Nishiazabu 2-chome, Minato-ku, Tokyo 1068620, JP
Inventeurs : USAMI Yoshihisa; JP
Mandataire : WATANABE Mochitoshi; JP
Données relatives à la priorité :
2015-06490226.03.2015JP
Titre (EN) ELECTRONIC CIRCUIT DEVICE AND METHOD FOR PRODUCING ELECTRONIC CIRCUIT DEVICE
(FR) DISPOSITIF DE CIRCUIT ÉLECTRONIQUE ET PROCÉDÉ DE FABRICATION DE DISPOSITIF DE CIRCUIT ÉLECTRONIQUE
(JA) 電子回路装置および電子回路装置の製造方法
Abrégé : front page image
(EN) An electronic circuit device is provided with a plurality of logic circuit elements that subject an input signal to preset calculation and output an output signal. A transistor constituting the logic circuit elements comprises a gate electrode provided on a substrate, an insulating layer that electrically insulates the gate electrode, a source electrode, a drain electrode, and a semiconductor layer. Input signal wiring to which an input signal is applied is connected to the gate electrode and is provided on the substrate and within the gate-insulating layer. Output signal wiring by which the output signal is extracted is connected to the source electrode or to the drain electrode and is provided on the substrate and within the gate-insulating layer. An electronic circuit for performing preset processing is configured from the plurality of logic circuit elements.
(FR) L'invention porte sur un dispositif de circuit électronique qui est pourvu d'une pluralité d'éléments de circuit logique qui soumettent un signal d'entrée à un calcul prédéfini et délivrent un signal de sortie. Un transistor constituant les éléments de circuit logique comprend une électrode de grille disposée sur un substrat, une couche isolante qui isole électriquement l'électrode de grille, une électrode de source, une électrode de drain, et une couche semi-conductrice. Un câblage de signal d'entrée, auquel le signal d'entrée est appliqué, est connecté à l'électrode de grille et est disposé sur le substrat et à l'intérieur de la couche d'isolation de grille. Un câblage de signal de sortie, par lequel le signal de sortie est extrait, est connecté à l'électrode de source ou à l'électrode de drain et est disposé sur le substrat et à l'intérieur de la couche d'isolation de grille. Un circuit électronique destiné à effectuer un traitement prédéfini est configuré à partir de la pluralité d'éléments de circuit logique.
(JA)  電子回路装置は、入力信号に対して予め設定された演算を行い出力信号を出力する論理回路素子を複数備える。論理回路素子を構成するトランジスタは基板上に設けられたゲート電極、ゲート電極を電気的に絶縁する絶縁層、ソース電極、ドレイン電極および半導体層を有する。入力信号が印加される入力信号配線がゲート電極に接続され、基板上かつゲート絶縁層内に設けられている。出力信号が取り出される出力信号配線がソース電極またはドレイン電極に接続され、基板上かつゲート絶縁層内に設けられている。複数の論理回路素子で予め設定された処理を行う電子回路が構成されている。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)