WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016152267) AMPLIFICATEUR ET CIRCUIT ÉLECTRONIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/152267    N° de la demande internationale :    PCT/JP2016/053237
Date de publication : 29.09.2016 Date de dépôt international : 03.02.2016
CIB :
H03F 3/30 (2006.01), H03F 3/189 (2006.01)
Déposants : SONY CORPORATION [JP/JP]; 1-7-1 Konan, Minato-ku, Tokyo 1080075 (JP)
Inventeurs : TAKANO, Hideyuki; (JP).
KONDO, Fumitaka; (JP).
SHOJI, Norio; (JP)
Mandataire : MARUSHIMA, Toshikazu; (JP)
Données relatives à la priorité :
2015-060619 24.03.2015 JP
Titre (EN) AMPLIFIER AND ELECTRONIC CIRCUIT
(FR) AMPLIFICATEUR ET CIRCUIT ÉLECTRONIQUE
(JA) 増幅器および電子回路
Abrégé : front page image
(EN)To reduce the lowest operation voltage in an amplifier wherein a transistor is used. An amplifier (300) is provided with a P-type transistor (320) and an N-type transistor (310), which are connected in series, and an operation amplifier (352). The output terminal of the operation amplifier (352) is connected to the gate of the P-type transistor (320) or the N-type transistor (310). One of the inverting input terminal and the non-inverting input terminal of the operation amplifier (352) is connected to both the drains of the P-type transistor (320) and the N-type transistor (310). Furthermore, a predetermined reference voltage (VREF) is applied to the other one of the inverting input terminal and the non-inverting input terminal.
(FR)L'objet de la présente invention est de réduire la tension fonctionnelle la plus basse dans un amplificateur dans lequel est utilisé un transistor. Un amplificateur (300) est pourvu d'un transistor de type P (320) et d'un transistor de type N (310), qui sont connectés en série, et d'un amplificateur fonctionnel (352). La borne de sortie de l'amplificateur fonctionnel (352) est connectée à la grille du transistor de type P (320) ou du transistor de type N (310). Une borne parmi la borne d'entrée inverseuse et la borne d'entrée non inverseuse de l'amplificateur fonctionnel (352) est connectée à la fois aux drains du transistor de type P (320) et du transistor de type N (310). En outre, une tension de référence (VREF) prédéfinie est appliquée à l'autre borne parmi la borne d'entrée inverseuse et la borne d'entrée non inverseuse.
(JA)トランジスタを用いる増幅器において最低動作電圧を低下させる。増幅器(300)は、直列に接続されたP型トランジスタ(320)およびN型トランジスタ(310)と、演算増幅器(352)とを具備する。演算増幅器(352)の出力端子は、P型トランジスタ(320)およびN型トランジスタ(310)の一方のゲートに接続される。演算増幅器(352)の反転入力端子および非反転入力端子の一方がP型トランジスタ(320)およびN型トランジスタ(310)の両方のドレインに接続される。また、反転入力端子および非反転入力端子の他方に所定の参照電圧(VREF)が印加される。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)