Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2016152059) DISPOSITIF À SEMI-CONDUCTEURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2016/152059 N° de la demande internationale : PCT/JP2016/001322
Date de publication : 29.09.2016 Date de dépôt international : 10.03.2016
CIB :
H01L 29/78 (2006.01) ,H01L 29/06 (2006.01) ,H01L 29/12 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
02
Corps semi-conducteurs
06
caractérisés par leur forme; caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
02
Corps semi-conducteurs
12
caractérisés par les matériaux dont ils sont constitués
Déposants :
株式会社デンソー DENSO CORPORATION [JP/JP]; 愛知県刈谷市昭和町1丁目1番地 1-1, Showa-cho, Kariya-city, Aichi 4488661, JP
トヨタ自動車株式会社 TOYOTA JIDOSHA KABUSHIKI KAISHA [JP/JP]; 愛知県豊田市トヨタ町1番地 1, Toyota-cho, Toyota-shi, Aichi 4718571, JP
Inventeurs :
三村 智博 MIMURA, Tomohiro; JP
金村 高司 KANEMURA, Takashi; JP
杉本 雅裕 SUGIMOTO, Masahiro; JP
副島 成雅 SOEJIMA, Narumasa; JP
Mandataire :
金 順姫 KIN, Junhi; JP
Données relatives à la priorité :
2015-06139424.03.2015JP
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置
Abrégé :
(EN) A semiconductor device that is provided with: a drain region (1); a drift layer (2) that is configured from a first conductive-type semiconductor that has a lower concentration of impurities than the drain region; a base region (4) that is configured from a second conductive-type semiconductor; a source region (5) that is configured from a high concentration of the first conductive-type semiconductor; a contact region (6) that is configured from a high concentration of the second conductive-type semiconductor; a trench-gate structure that has a first gate insulating film (8a) and a first gate electrode (9a) that are arranged on an inlet side of a trench (7) and go deeper than the base region and that also includes a bottom-part insulating film (8b); a source electrode (10) that is electrically connected to the source region and the contact region; and a drain electrode (12) that is arranged on an undersurface side of the drain region. The trench is arranged so as to go deeper than the base region. The first gate insulating film is configured from an insulating material that has a higher dielectric constant than the bottom-part insulating film.
(FR) L'invention concerne un dispositif à semi-conducteurs qui est pourvu de : une région de drain (1) ; une couche de dérive (2) qui est configurée à partir d'un semi-conducteur d'un premier type de conduction qui a une plus faible concentration d'impuretés que la région de drain ; une région de base (4) qui est configurée à partir d'un semi-conducteur d'un second type de conduction ; une zone de source (5) qui est configurée à partir d'une concentration élevée du semi-conducteur d'un premier type de conduction ; une zone de contact (6) qui est configurée à partir d'une concentration élevée du semi-conducteur d'un second type de conduction ; une structure à grille en tranchée qui a un premier film d'isolation de grille (8a) et une première électrode de grille (9a) qui sont agencés sur un côté d'entrée d'une tranchée (7) et s'enfoncent plus profondément que la région de base et qui comprend également un film d'isolation de partie inférieure (8b) ; une électrode de source (10) qui est connectée électriquement à la région source et la région de contact ; et une électrode de drain (12) qui est disposée sur un côté de surface inférieure de la région de drain. La tranchée est agencée de manière à s'enfoncer plus profondément que la région de base. Le premier film d'isolation de grille est configuré à partir d'un matériau isolant qui a une constante diélectrique plus élevée que le film d'isolation de partie inférieure.
(JA)  半導体装置は、ドレイン領域(1)と、前記ドレイン領域よりも低不純物濃度の第1導電型半導体で構成されたドリフト層(2)と、第2導電型半導体で構成されたベース領域(4)と、高濃度の第1導電型半導体で構成されたソース領域(5)と、高濃度とされた第2導電型半導体で構成されたコンタクト領域(6)と、トレンチ(7)の入口側に配置され、前記ベース領域よりも深くまで配置された第1ゲート絶縁膜(8a)と第1ゲート電極(9a)とを有すると共に、底部絶縁膜(8b)を含むトレンチゲート構造と、前記ソース領域および前記コンタクト領域に電気的に接続されたソース電極(10)と、前記ドレイン領域の裏面側に配置されたドレイン電極(12)と、を備える。前記トレンチは、前記ベース領域よりも深くまで配置される。また、前記第1ゲート絶縁膜は、前記底部絶縁膜よりも高い誘電率の絶縁材料で構成されている。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)