WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016152058) DISPOSITIF À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/152058    N° de la demande internationale :    PCT/JP2016/001321
Date de publication : 29.09.2016 Date de dépôt international : 10.03.2016
CIB :
H01L 29/78 (2006.01), H01L 29/06 (2006.01), H01L 29/12 (2006.01)
Déposants : DENSO CORPORATION [JP/JP]; 1-1, Showa-cho, Kariya-city, Aichi 4488661 (JP).
TOYOTA JIDOSHA KABUSHIKI KAISHA [JP/JP]; 1, Toyota-cho, Toyota-shi, Aichi 4718571 (JP)
Inventeurs : MIMURA, Tomohiro; (JP).
KANEMURA, Takashi; (JP).
MIZUNO, Shoji; (JP).
SUGIMOTO, Masahiro; (JP).
AOI, Sachiko; (JP)
Mandataire : KIN, Junhi; (JP)
Données relatives à la priorité :
2015-061395 24.03.2015 JP
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
Abrégé : front page image
(EN)A semiconductor device that is provided with: a drain region (1) that is configured from a first or second conductive-type semiconductor; a drift layer (2) that is configured from the first conductive-type semiconductor; a base region (4) that is configured from the second conductive-type semiconductor; a source region (5) that is configured from a high concentration of the first conductive-type semiconductor; a contact region (6) that is configured from a high concentration of the second conductive-type semiconductor; a trench-gate structure that includes an upper-stage-side gate structure and a lower-stage-side gate structure; a source electrode (10) that is connected to the source region and the contact region; and a drain electrode (12) that is arranged on an undersurface side of the drain region. The upper-stage-side gate structure is arranged inside a trench (7) on an upper-stage side and has a first gate insulating film (8a) and a first gate electrode (9a). The lower-stage-side gate structure is arranged inside the trench (7) on a lower-stage side and has a second gate insulating film (8b), which is configured from an insulating material that has a high dielectric constant, and a second gate electrode (9b).
(FR)L'invention porte sur un dispositif à semi-conducteur qui comprend : une zone de drain (1) qui est configurée à partir d'un semi-conducteur d'un premier ou second type de conductivité ; une couche de migration (2) qui est configurée à partir du semi-conducteur du premier type de conductivité ; une zone de base (4) qui est configurée à partir du semi-conducteur du second type de conductivité ; une zone de source (5) qui est configurée à partir d'une forte concentration du semi-conducteur du premier type de conductivité ; une zone de contact (6) qui est configurée à partir d'une forte concentration du semi-conducteur du second type de conductivité ; une structure à grille en tranchée qui comprend une structure de grille côté étage supérieur et une structure de grille côté étage inférieur ; une électrode de source (10) qui est connectée à la zone de source et la zone de contact ; et une électrode de drain (12) qui est agencée sur un côté surface inférieure de la zone de drain. La structure de grille côté étage supérieur est agencée à l'intérieur d'une tranchée (7) sur un côté étage supérieur et comporte un premier film d'isolation de grille (8a) et une première électrode de grille (9a). La structure de grille côté étage inférieur est agencée à l'intérieur de la tranchée (7) sur un côté étage inférieur et comporte un second film d'isolation de grille (8b), qui est configuré à partir d'un matériau isolant qui possède une constante diélectrique élevée, et une seconde électrode de grille (9b).
(JA) 半導体装置は、第1または第2導電型半導体にて構成されたドレイン領域(1)と、第1導電型半導体で構成されたドリフト層(2)と、第2導電型半導体で構成されたベース領域(4)と、高濃度の第1導電型半導体で構成されたソース領域(5)と、高濃度の第2導電型半導体で構成されたコンタクト領域(6)と、上段側ゲート構造、および、下段側ゲート構造を含むトレンチゲート構造と、前記ソース領域および前記コンタクト領域に接続されたソース電極(10)と、前記ドレイン領域の裏面側に配置されたドレイン電極(12)と、を備える。前記上段側ゲート構造は、トレンチ(7)内における上段側に配置され、第1ゲート絶縁膜(8a)と第1ゲート電極(9a)とを有する。また、前記下段側ゲート構造は、前記トレンチ内における下段側に配置され、高い誘電率の絶縁材料で構成された第2ゲート絶縁膜(8b)と第2ゲート電極(9b)とを有する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)