WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016149290) COMMUTATEUR ANALOGIQUE À FUITE DE DRAIN INDUITE PAR LA GRILLE RÉDUITE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/149290    N° de la demande internationale :    PCT/US2016/022505
Date de publication : 22.09.2016 Date de dépôt international : 15.03.2016
Demande présentée en vertu du Chapitre 2 :    01.12.2016    
CIB :
H03K 17/06 (2006.01), H03K 17/16 (2006.01)
Déposants : XILINX, INC. [US/US]; Attn: Legal Dept. 2100 Logic Drive San Jsoe, CA 95124 (US)
Inventeurs : CICAL, Ionut, C.; (US).
JENNINGS, John, K.; (US).
DURBHA, Chandrika; (US)
Mandataire : PARANDOOSH, David, A.; (US)
Données relatives à la priorité :
14/659,747 17.03.2015 US
Titre (EN) ANALOG SWITCH HAVING REDUCED GATE-INDUCED DRAIN LEAKAGE
(FR) COMMUTATEUR ANALOGIQUE À FUITE DE DRAIN INDUITE PAR LA GRILLE RÉDUITE
Abrégé : front page image
(EN)In an example, an apparatus includes an analog switch (102) having an n-type metal oxide semiconductor (NMOS) circuit (202) in parallel with a p-type metal oxide semiconductor (PMOS) circuit (204) between a switch input and a switch output. The analog switch (102) is responsive to an enable signal that determines switch state thereof. The NMOS circuit (202) includes a switch N- channel transistor coupled to a buffer N-channel transistor, a gate of the switch N-channel transistor coupled to the enable signal and a gate of the buffer N- channel transistor coupled to a modulated N-channel gate voltage. The PMOS circuit (204) including a switch P-channel transistor coupled to a buffer P- channel transistor, a gate of the switch P-channel transistor coupled to a complement of the enable signal and a gate of the buffer P-channel transistor coupled to a modulated P-channel gate voltage. A control circuit (208) is coupled to the analog switch (102) to provide the modulated N-channel and modulated P-channel gate voltages each of which alternates between a respective supply voltage and a respective gate induced drain leakage (GIDL) mitigation voltage based on the switch state.
(FR)Selon un exemple, l’invention concerne un appareil qui inclut un commutateur analogique (102) comportant un circuit (202) semi-conducteur métal-oxyde de type n (NMOS) en parallèle avec un circuit (204) semi-conducteur métal-oxyde de type p (PMOS) entre une entrée de commutateur et une sortie de commutateur. Le commutateur analogique (102) répond à un signal d’activation qui détermine son état de commutation. Le circuit NMOS (202) inclut un transistor de commutateur à canal de type n couplé à un transistor tampon à canal de type n, une grille du transistor de commutateur à canal de type n étant couplée au signal d’activation et une grille du transistor tampon à canal de type n étant couplée à une tension de grille à canal de type n modulé. Le circuit PMOS (204) inclut un transistor de commutateur à canal de type p couplé à un transistor tampon à canal de type p, une grille du transistor de commutateur à canal de type p étant couplée à un complément du signal d’activation et une grille du transistor tampon à canal de type p étant couplée à une tension de grille à canal de type p modulé. Un circuit de commande (208) est couplé au commutateur analogique (102) pour transmettre les tensions de grille à canal de type n modulé et à canal de type p modulé, chaque tension alternant entre une tension d’alimentation respective et une tension d’évitement de fuite de drain induite par la grille (GIDL) respective sur la base de l’état de commutation.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)