WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016146162) AMPLIFICATEUR CONÇU POUR LA SUPPRESSION DE BRUIT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/146162    N° de la demande internationale :    PCT/EP2015/055454
Date de publication : 22.09.2016 Date de dépôt international : 16.03.2015
Demande présentée en vertu du Chapitre 2 :    29.04.2016    
CIB :
H03F 1/26 (2006.01)
Déposants : TELEFONAKTIEBOLAGET LM ERICSSON (PUBL) [SE/SE]; S-164 83 Stockholm (SE)
Inventeurs : MASTANTUONO, Daniele; (SE).
MATTISSON, Sven; (SE)
Mandataire : THOMPSON GRAY LLP; Central Court 25 Southampton Buildings London Greater London WC2A 1AL (GB)
Données relatives à la priorité :
Titre (EN) AMPLIFIER ADAPTED FOR NOISE SUPPRESSION
(FR) AMPLIFICATEUR CONÇU POUR LA SUPPRESSION DE BRUIT
Abrégé : front page image
(EN)An amplifier (100) adapted for noise suppression comprises a first input (102) for receiving a first input signal and a second input (104) for receiving a second input signal, the first and second input signals constituting a differential pair. A first output (106) delivers a first output signal and a second output (108) delivers a second output signal, the first and second output signals constituting a differential pair. A first transistor (MCG1) has a first drain (110) coupled to the first output (106) such that all signal current, except parasitic losses, flowing through the first drain (110) flows through the first output (106), and the first transistor (MCG1) further having a first source (112) coupled to the first input (102). A second transistor (MCs1) has a second gate (116) coupled to the first input (102), a second drain (118) coupled to the second output (108) such that all signal current, except parasitic losses, flowing through the second drain (118) flows through the second output (108), and the second transistor (MCs1) further having a second source (120) coupled to a first voltage rail (122). A third transistor (MCs2) has a third gate (124) coupled to the second input (104), a third drain (126) coupled to the first output (106) such that all signal current, except parasitic losses, flowing through the third drain (126) flows through the first output (106), and the third transistor (MCs2) further having a third source (128) coupled to the first voltage rail (122). A fourth transistor (MCG2) has a fourth drain (130) coupled to the second output (108) such that all signal current, except parasitic losses, flowing through the fourth drain (130) flows through the second output (108), and the fourth transistor (MCG2) further having a fourth source (132) coupled to the second input (104). A first load (ZL1) is coupled between the first output (106) and a second voltage rail (136). A second load (ZL2) is coupled between the second output (108) and the second voltage rail (136). A first inductive element (L1) is coupled between the first input (102) and a third voltage rail (138), and a second inductive element (L2) is coupled between the second input (104) and the third voltage rail (138). Transconductance of the first transistor (MCG1) is substantially equal to transconductance of the fourth transistor (MCG2), within ±5%, and transconductance of the second transistor (MCs1) is substantially equal to transconductance of the third transistor (MCs2), within ±5%.
(FR)La présente invention porte sur un amplificateur (100) conçu pour la suppression de bruit, qui comprend une première entrée (102) destinée à recevoir un premier signal d'entrée et une seconde entrée (104) destinée à recevoir un second signal d'entrée, les premier et second signaux d'entrée constituant une paire différentielle. Une première sortie (106) émet un premier signal de sortie et une seconde sortie (108) émet un second signal de sortie, les premier et second signaux de sortie constituant une paire différentielle. Un premier transistor (MCG1) a un premier drain (110) couplé à la première sortie (106) de telle sorte que tout le courant de signal, à l'exception de pertes parasites, circulant à travers le premier drain (110) circule à travers la première sortie (106), et le premier transistor (MCG1) ayant en outre une première source (112) couplée à la première entrée (102). Un deuxième transistor ((MCs1) a une deuxième grille (116) couplée à la première entrée (102), un deuxième drain (118) couplé à la seconde sortie (108) de telle sorte que tout le courant de signal, à l'exception de pertes parasites, circulant à travers le deuxième drain (118) circule à travers la seconde sortie (108), et le deuxième transistor (MCs1) ayant en outre une deuxième source (120) couplée à un premier rail de tension (122). Un troisième transistor (MCs2) a une troisième grille (124) couplée à la seconde entrée (104), un troisième drain (126) couplé à la première sortie (106) de telle sorte que tout le courant de signal, à l'exception de pertes parasites, circulant à travers le troisième drain (126) circule à travers la première sortie (106), et le troisième transistor (MCs2) ayant en outre une troisième source (128) couplée au premier rail de tension (122). Un quatrième transistor (MCG2) a un quatrième drain (130) couplé à la seconde sortie (108) de telle sorte que tout le courant de signal, à l'exception de pertes parasites, circulant à travers le quatrième drain (130) circule à travers la seconde sortie (108), et le quatrième transistor (MCG2) ayant en outre une quatrième source (132) couplée à la seconde entrée (104). Une première charge (ZL1) est couplée entre la première sortie (106) et un deuxième rail de tension (136). Une seconde charge (ZL2) est couplée entre la seconde sortie (108) et le deuxième rail de tension (136). Un premier élément inductif (L1) est couplée entre la première entrée (102) et un troisième rail de tension (138), et un second élément inductif (L2) est couplé entre la seconde entrée (104) et le troisième rail de tension (138). La transconductance du premier transistor (MCG1) est sensiblement égale à la transconductance du quatrième transistor (MCG2), dans ± 5 %, et la transconductance du deuxième transistor (MCs1) est sensiblement égale à la transconductance du troisième transistor (MCs2), dans ± 5 %.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)