WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Options
Langue d'interrogation
Stemming/Racinisation
Trier par:
Nombre de réponses par page
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2016145726) PROCÉDÉ DE FABRICATION DE SUBSTRAT À RÉSEAU DE TRANSISTORS À COUCHE MINCE DE POLYSILICIUM À BASSE TEMPÉRATURE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2016/145726 N° de la demande internationale : PCT/CN2015/077964
Date de publication : 22.09.2016 Date de dépôt international : 30.04.2015
CIB :
H01L 21/77 (2006.01) ,H01L 27/12 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
12
le substrat étant autre qu'un corps semi-conducteur, p.ex. un corps isolant
Déposants : SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO.,LTD.[CN/CN]; No.9-2, Tangming Road, Guangming Shenzhen, Guangdong 518132, CN
Inventeurs : LU, Macai; CN
Mandataire : MING & YUE INTELLECTUAL PROPERTY LAW FIRM; Suite 611, 6/F, Block 206, Nanyou Second Industrial Zone(Block B,HengYue Center), No.21 Dengliang Road, Nanshan Shenzhen, Guangdong 518054, CN
Données relatives à la priorité :
201510114652.216.03.2015CN
Titre (EN) LOW TEMPERATURE POLYSILICON THIN FILM TRANSISTOR ARRAY SUBSTRATE MANUFACTURING METHOD
(FR) PROCÉDÉ DE FABRICATION DE SUBSTRAT À RÉSEAU DE TRANSISTORS À COUCHE MINCE DE POLYSILICIUM À BASSE TEMPÉRATURE
(ZH) 一种低温多晶硅薄膜晶体管阵列基板的制作方法
Abrégé :
(EN) Provided is a low temperature polysilicon thin film transistor array substrate manufacturing method. The method comprises the following steps: (A) defining a heavily doped area (316a) and a lightly doped area (316b) of a source electrode of an n-channel, and a heavily doped area (317a) and a lightly doped area (317b) of a drain electrode of the n-channel using a photomask having a first pattern; (B) defining a doped area of a source electrode (318) and a doped area of a drain electrode (319) of a P-channel using a photomask having a second pattern; C) defining a pixel area, a contact hole area of the heavily doped area of the drain electrode (317a) and the heavily doped area of the source electrode (316a) of the n-channel, and a contact hole area of the doped area of the source electrode(318) and the doped area of the drain electrode(319) of the P-channel using a photomask having a third pattern; and D) defining a metal electrode area of the heavily doped area of the drain electrode (317a) and the heavily doped area of the source electrode(316a) of the n-channel, and a metal electrode area of the doped area of the source electrode (318) and the doped area of the drain electrode(319) of the P-channel using a photomask having a fourth pattern.
(FR) La présente invention concerne un procédé de fabrication de substrat à réseau de transistors à couche mince de polysilicium à basse température. Le procédé comprend les étapes suivantes : (A) la définition d'une zone fortement dopée (316a) et d'une zone légèrement dopée (316b) d'une électrode source d'un canal n, et d'une zone fortement dopée (317a) et d'une zone légèrement dopée (317b) d'une électrode drain du canal n en utilisant un photomasque qui présente un premier motif ; (B) la définition d'une zone dopée d'une électrode source (318) et d'une zone dopée d'une électrode drain (319) d'un canal p en utilisant un photomasque qui présente un deuxième motif ; C) la définition d'une zone de pixel, d'une zone à trou de contact de la zone fortement dopée de l'électrode drain (317a) et de la zone fortement dopée de l'électrode source (316a) du canal n, et d'une zone à trou de contact de la zone dopée de l'électrode source (318) et de la zone dopée de l'électrode drain (319) du canal p en utilisant un photomasque qui présente un troisième motif ; et D) la définition d'une zone d'électrode métallique de la zone fortement dopée de l'électrode drain (317a) et de la zone fortement dopée de l'électrode source (316a) du canal n, et d'une zone d'électrode métallique de la zone dopée de l'électrode source (318) et de la zone dopée de l'électrode drain (319) du canal p en utilisant un photomasque qui présente un quatrième motif.
(ZH) 提供一种低温多晶硅薄膜晶体管阵列基板的制作方法,包括步骤:A)利用第一带条纹的光罩定义出N沟道的源电极的重掺杂区(316a)和轻掺杂区(316b)、N沟道的漏电极的重掺杂区(317a)和轻掺杂区(317b);B)利用第二带条纹的光罩定义出P沟道的源电极的掺杂区(318)和漏电极的掺杂区(319);C)利用第三带条纹的光罩定义出像素区、N沟道的漏电极的重掺杂区(317a)和源电极的重掺杂区(316a)处的接触孔区、P沟道的源电极的掺杂区(318)和漏电极的掺杂区(319)的接触孔区;D)利用第四带条纹的光罩定义出N沟道的漏电极的重掺杂区(317a)和源电极的重掺杂区(316a)处的金属电极区、P沟道的源电极的掺杂区(318)和漏电极的掺杂区(319)处的金属电极区。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)