WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016143568) DISPOSITIF MÉMOIRE ET SON PROCÉDÉ DE COMMANDE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/143568    N° de la demande internationale :    PCT/JP2016/055961
Date de publication : 15.09.2016 Date de dépôt international : 23.02.2016
CIB :
G11C 29/00 (2006.01), G11C 11/15 (2006.01)
Déposants : TOSHIBA MEMORY CORPORATION [JP/JP]; 1-1, Shibaura 1-chome, Minato-ku, Tokyo 1050023 (JP)
Inventeurs : HATSUDA, Kosuke; (JP)
Mandataire : KURATA, Masatoshi; c/o SUZUYE & SUZUYE, 11th floor, Celestine Shiba Mitsui Bldg., 3-23-1, Shiba, Minato-ku, Tokyo 1050014 (JP)
Données relatives à la priorité :
62/131,091 10.03.2015 US
Titre (EN) MEMORY DEVICE AND CONTROLLING METHOD THEREOF
(FR) DISPOSITIF MÉMOIRE ET SON PROCÉDÉ DE COMMANDE
Abrégé : front page image
(EN)According to one embodiment, a memory device includes: a memory cell array including a first and a second array; a fuse circuit to hold first data; and a control circuit to control a replacement process on the first and second arrays based on the first data. When a first address in a first direction in the first array is supplied, the fuse circuit transfers the first data corresponding to the first address to the control circuit, and when a second address in a second direction in the first array is supplied after the first data is transferred, the control circuit accesses one of the first and second arrays based on a comparison result for the second address and the first data.
(FR)Selon un mode de réalisation, un dispositif mémoire comprend : une matrice de cellules mémoire constituée d'une premier matrice et d'une seconde matrice; un circuit à fusibles pour conserver des premières données; et un circuit de commande pour commander un processus de remplacement sur les première et seconde matrices sur la base des premières données. Lorsqu'une première adresse dans une première direction de la première matrice est envoyée, le circuit à fusibles transfère les premières données correspondant à la première adresse au circuit de commande, et lorsqu'une seconde adresse dans une seconde direction de la première matrice est envoyée après le transfert des premières données, le circuit de commande accède à l'une des première et seconde matrices sur la base d'un résultat de comparaison pour la seconde adresse et les premières données.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)