WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016141982) CIRCUIT ÉMETTEUR-RÉCEPTEUR À FAIBLE COÛT POUR DÉBITMÈTRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/141982    N° de la demande internationale :    PCT/EP2015/055038
Date de publication : 15.09.2016 Date de dépôt international : 11.03.2015
CIB :
G01F 1/66 (2006.01), G01S 7/523 (2006.01)
Déposants : DANFOSS A/S [DK/DK]; Nordborgvej 81 6430 Nordborg (DK)
Inventeurs : JESPERSEN, Lars; (DK)
Mandataire : MADSEN, Steen; (DK)
Données relatives à la priorité :
Titre (EN) LOW COST TRANSCEIVER CIRCUIT FOR FLOW METER
(FR) CIRCUIT ÉMETTEUR-RÉCEPTEUR À FAIBLE COÛT POUR DÉBITMÈTRE
Abrégé : front page image
(EN)The present invention relates to a transceiver circuit for a flow meter comprising a common signal path for signals to be transmitted and/or received via one or more associated transducers, the transceiver circuit comprising a generator circuit, a signal processing circuit and an active circuit, wherein the active circuit comprises a first and a second transistor being operatively connected via their respective emitter terminals thereby forming a combined input/output terminal, said combined input/output terminal being operatively connectable to one or more associated transducers, the active circuit being adapted to act as a buffer for signals to be transmitted, and adapted to act as an amplifier for received signals.
(FR)La présente invention concerne un circuit émetteur-récepteur pour un débitmètre. Ladite invention comprend un trajet de signal commun pour des signaux destinés à être émis et/ou reçus par l'intermédiaire d'un ou de plusieurs transducteurs associés, le circuit émetteur-récepteur comprenant un circuit générateur, un circuit de traitement de signal et un circuit actif, le circuit actif comprenant des premier et second transistors fonctionnellement connectés par l'intermédiaire de leurs bornes d'émission respectives, formant ainsi une borne d'entrée/de sortie combinée, ladite borne d'entrée/de sortie combinée étant fonctionnellement connectable à un ou à plusieurs transducteurs associés, le circuit actif étant conçu pour servir de tampon pour des signaux destinés à être transmis, et conçu pour servir d'amplificateur pour des signaux reçus.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)