Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2016141787) PROCÉDÉ DE PRÉPARATION DE DISPOSITIF À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2016/141787 N° de la demande internationale : PCT/CN2016/072764
Date de publication : 15.09.2016 Date de dépôt international : 29.01.2016
CIB :
H01L 21/8234 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
78
avec une division ultérieure du substrat en plusieurs dispositifs individuels
82
pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants
822
le substrat étant un semi-conducteur, en utilisant une technologie au silicium
8232
Technologie à effet de champ
8234
Technologie MIS
Déposants :
无锡华润上华科技有限公司 CSMC TECHNOLOGIES FAB2 CO., LTD. [CN/CN]; 中国江苏省无锡市 新区新洲路8号 No.8 Xinzhou Road, Wuxi New District Wuxi, Jiangsu 214028, CN
Inventeurs :
李伟 LI, Wei; CN
郝龙 HAO, Long; CN
金炎 JIN, Yan; CN
王德进 WANG, Dejin; CN
Mandataire :
广州华进联合专利商标代理有限公司 ADVANCE CHINA IP LAW OFFICE; 中国广东省广州市 天河区花城大道85号3901房 Room 3901, No. 85 Huacheng Avenue, Tianhe District Guangzhou, Guangdong 510623, CN
Données relatives à la priorité :
201510102667.709.03.2015CN
Titre (EN) PREPARATION METHOD FOR SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ DE PRÉPARATION DE DISPOSITIF À SEMI-CONDUCTEUR
(ZH) 半导体器件的制备方法
Abrégé :
(EN) A preparation method for a semiconductor device, comprising: (S110) providing a semiconductor substrate; (S120) preparing a first gate oxide and a second gate oxide; (S130) preparing a first polysilicon gate on the surface of the first gate oxide, and preparing a second polysilicon gate on the surface of the second gate oxide; (S140) synchronously etching the first gate oxide and the second gate oxide by adopting the first polysilicon gate and the second polysilicon gate as masks; and (S150) separately forming a side wall structure at two sides of each of the first polysilicon gate and the second polysilicon gate, injecting source/drain electrode ions into a source/drain region of each of a high-voltage device and a low-voltage device to form a source/drain electrode lead-out region.
(FR) L'invention concerne un procédé de préparation d'un dispositif à semi-conducteur, consistant à : (S110) utiliser un substrat à semi-conducteur; (S120) préparer un premier oxyde de grille et un second oxyde de grille; (S130) préparer une première grille de polysilicium sur la surface du premier oxyde de grille, et préparer une seconde grille de polysilicium sur la surface du second oxyde de grille; (S140) graver de manière synchrone le premier oxyde de grille et le second oxyde de grille en adoptant la première grille de polysilicium et la seconde grille de polysilicium en tant que masques; et (S150) former séparément une structure de paroi latérale au niveau de deux côtés de chacune de la première grille de polysilicium et de la seconde grille de polysilicium, injecter des ions d'électrode source/drain dans une région de source/drain de chacun d'un dispositif à haute tension et d'un dispositif à basse tension pour former une région de sortie d'électrode source/drain.
(ZH) 一种半导体器件的制备方法,包括:(S110)提供半导体基底;(S120)制备第一栅氧化层和第二栅氧化层;(S130)在第一栅氧化层表面制备第一多晶硅栅,并在第二栅氧化层表面制备第二多晶硅栅;(S140)以第一多晶硅栅和第二多晶硅栅为掩膜同步刻蚀第一栅氧化层和第二栅氧化层;以及(S150)在第一多晶硅栅和第二多晶硅栅两侧分别形成侧墙结构,并对高压器件和低压器件的源漏区进行源漏极离子注入形成源漏极引出区。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)