WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016141705) SUBSTRAT MATRICIEL, SON PROCÉDÉ DE PRODUCTION ET AFFICHEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/141705    N° de la demande internationale :    PCT/CN2015/089834
Date de publication : 15.09.2016 Date de dépôt international : 17.09.2015
CIB :
H01L 27/12 (2006.01)
Déposants : BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; No.10 Jiuxianqiao Rd. Chaoyang District, Beijing 100015 (CN)
Inventeurs : CHENG, Hongfei; (CN).
XIAN, Jianbo; (CN).
LI, Wenbo; (CN)
Mandataire : TEE & HOWE INTELLECTUAL PROPERTY ATTORNEYS; Yuan Chen, 10th Floor, Tower D Minsheng Financial Center, 28 Jianguomennei Avenue Dongcheng District, Beijing 100005 (CN)
Données relatives à la priorité :
201510106509.9 11.03.2015 CN
Titre (EN) ARRAY SUBSTRATE AND MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE
(FR) SUBSTRAT MATRICIEL, SON PROCÉDÉ DE PRODUCTION ET AFFICHEUR
(ZH) 阵列基板及其制造方法和显示装置
Abrégé : front page image
(EN)An array substrate and manufacturing method thereof, and display device. The array substrate comprises a plurality of gate lines (Gi-1, Gi, Gi+1) and a plurality of data lines (Di-1, Di, Di+1) provided crosswise, and a pixel unit defined by the neighboring gate lines (Gi-1, Gi, Gi+1) and the neighboring data lines (Di-1, Di, Di+1). The pixel unit comprises a thin film transistor and a pixel electrode (50). Each of the data lines (Di-1, Di, Di+1) comprises a plurality of data line segments (30), wherein each of the data line segments (30) corresponds to a pixel unit, and two neighboring data line segments (30) of the same data lines (Di-1, Di, Di+1) are connected via a connecting part (30a). An extending direction of the gate lines (Gi-1, Gi, Gi+1), and an extending direction of the data line segments (30) form an angle α, wherein 60° ≤ α ≤ 87°. A gate electrode of the thin film transistor is a protrusion structure (10) of the gate lines (Gi-1, Gi, Gi+1), and an extending direction of a side line (10a) of the protrusion structure (10) proximal to the pixel electrode (50), and an extending direction of the gate lines (Gi-1, Gi, Gi+1) form an angle β, wherein 20° ≤ β ≤ 70°. The array substrate obtains an optimized viewing angle direction, a high aperture ratio and favorable display quality.
(FR)La présente invention concerne un substrat matriciel, son procédé de production et un afficheur. Le substrat matriciel comprend une pluralité de lignes de grille (Gi-1, Gi, Gi+1) et une pluralité de lignes de données (Di-1, Di, Di+1) disposées en croix et une unité de pixels délimitée par les lignes de grille (Gi-1, Gi, Gi+1) voisines et les lignes de données (Di-1, Di, Di+1) voisines. L’unité de pixels comprend un transistor en couches minces et une électrode de pixel (50). Chacune des lignes de données (D-1, Di, Di+1) comprend une pluralité de segments de ligne de données (30), chacun des segments de ligne de données (30) correspondant à une unité de pixels et deux segments de ligne de données (30) voisins des mêmes lignes de données (Di-1, Di, Di+1) étant reliés par l'intermédiaire d'une partie de connexion (30a). Une direction d'extension des lignes de grille (Gi-1, Gi, G +1) et une direction d'extension des segments de ligne de données (30) forment un angle α, 60° ≤ α ≤ 87°. Une électrode de grille du transistor en couches minces est une structure protubérante (10) des lignes de grille (Gi-1, Gi, Gi+1) et une direction d'extension d'une ligne latérale (10a) de la structure protubérante (10) proximale à l'électrode de pixel (50) et une direction d'extension des lignes de grille (Gi-1, Gi, Gi+1) forment un angle β, 20° ≤ β ≤ 70°. Le substrat matriciel obtient une direction d'angle de visualisation optimisée, un rapport d'ouverture élevé et une qualité d'affichage favorable.
(ZH)一种阵列基板及其制造方法和显示装置,所述阵列基板包括交叉设置的多条栅线(Gi-1,Gi,Gi+1)和多条数据线(Di-1,Di,Di+1),以及由相邻栅线(Gi-1,Gi,Gi+1)和相邻数据线(Di-1,Di,Di+1)限定的像素单元,所述像素单元包括薄膜晶体管和像素电极(50),每条数据线(Di-1,Di,Di+1)包括多个数据线线段(30),每一数据线线段(30)对应一个像素单元,且同一数据线(Di-1,Di,Di+1)的两相邻的数据线线段(30)通过连接部(30a)连接;所述栅线(Gi-1,Gi,Gi+1)的延伸方向与所述数据线线段(30)的延伸方向的夹角为α,其中,60°≤α≤87°;所述薄膜晶体管的栅极为栅线(Gi-1,Gi,Gi+1)的凸起结构(10),所述凸起结构(10)的靠近像素电极(50)的一侧边(10a)的延伸方向与所述栅线(Gi-1,Gi,Gi+1)的延伸方向的夹角为β,其中,20°≤β≤70°。该阵列基板可以得到一个优化的视角方向、较高的开口率和较好的显示质量。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)