WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016140072) DISPOSITIF À SEMI-CONDUCTEUR ET DISPOSITIF ÉLECTRONIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/140072    N° de la demande internationale :    PCT/JP2016/054724
Date de publication : 09.09.2016 Date de dépôt international : 18.02.2016
CIB :
H01L 27/146 (2006.01), H01L 21/02 (2006.01), H01L 21/3205 (2006.01), H01L 21/768 (2006.01), H01L 23/522 (2006.01), H04N 5/369 (2011.01)
Déposants : SONY CORPORATION [JP/JP]; 1-7-1, Konan, Minato-ku, Tokyo 1080075 (JP)
Inventeurs : ANDO Yukihiro; (JP)
Mandataire : NISHIKAWA Takashi; (JP)
Données relatives à la priorité :
2015-041240 03.03.2015 JP
Titre (EN) SEMICONDUCTOR DEVICE AND ELECTRONIC DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET DISPOSITIF ÉLECTRONIQUE
(JA) 半導体装置、および電子機器
Abrégé : front page image
(EN)The present disclosure relates to a semiconductor device and an electronic device in which fluctuations and deterioration in transistor characteristics can be decreased. A first connection pad having a first wire connected thereto and a first floating metal that is larger than the first connection pad are formed on a bonding surface of a first substrate. A second connection pad having a second wire connected thereto and a second floating metal that is larger than the second connection pad are formed on a bonding surface of a second substrate. The first connection pad is connected to the second floating metal, the second floating metal is connected to the first floating metal, and the first floating metal is connected to the second connection pad. The first floating metal and the second floating metal that are formed on the first substrate and the second substrate, respectively, are bonded to each other. The present disclosure can be applied to, for example, a CMOS solid-state imaging device used for an imaging device such as a camera.
(FR)La présente invention concerne un dispositif à semi-conducteur et un dispositif électronique permettant de diminuer les fluctuations et la détérioration des caractéristiques de transistor. Une première plage de connexion ayant un premier fil connecté à celle-ci et un premier métal flottant qui est plus grand que la première plage de connexion sont formés sur une surface de liaison d'un premier substrat. Une seconde plage de connexion ayant un second fil connecté à celle-ci et un second métal flottant qui est plus grand que la seconde plage de connexion sont formés sur une surface de liaison d'un second substrat. La première plage de connexion est connectée au second métal flottant, le second métal flottant est connecté au premier métal flottant, et le premier métal flottant est connecté à la seconde plage de connexion. Le premier métal flottant et le second métal flottant, qui sont formés sur le premier substrat et le second substrat, respectivement, sont liés l'un à l'autre. La présente invention peut être appliquée, par exemple, dans un dispositif d'imagerie à semi-conducteur CMOS utilisé pour un dispositif d'imagerie tel qu'une caméra.
(JA) 本開示は、トランジスタ特性の変動および劣化を低減することができるようにする半導体装置、および電子機器に関する。 第1の基板の貼り合わせ面に、第1の配線が接続されている第1の接続パッドと、第1の接続パッドに対して大きい第1の浮遊金属が形成され、第2の基板の貼り合わせ面に、第2の配線が接続されている第2の接続パッドと、第2の接続パッドに対して大きい第2の浮遊金属が形成される。第1の接合パッドと第2の浮遊金属、第2の浮遊金属と第1の浮遊金属、第1の浮遊金属と第2の接合パッドとが接続されており、第1の基板および第2の基板に形成されていたそれぞれの第1の浮遊金属および第2の浮遊金属が貼り合わされる。本開示は、例えば、カメラなどの撮像装置に用いられるCMOS固体撮像装置に適用することができる。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)