Mobile |
Deutsch |
English |
Español |
日本語 |
한국어 |
Português |
Русский |
中文 |
العربية |
PATENTSCOPE
Recherche dans les collections de brevets nationales et internationales
Options
Recherche
Résultats
Interface
Office
Traduction
«
↓
»
Langue d'interrogation
Swedish
chinois
estonien
italien
russe
vietnamien
allemand
coréen
français
japonais
suédois
anglais
danois
hébreu
polonais
thaï
arabe
espagnol
indonésien
portugais
toutes
Stemming/Racinisation
Trier par:
Pertinence
Date de pub. antichronologique
Date de pub. chronologique
Date de demande antichronologique
Date de demande chronologique
Nombre de réponses par page
10
50
100
200
Langue pour les résultats
Langue d'interrogation
vietnamien
allemand
italien
arabe
Swedish
anglais
hébreu
japonais
polonais
estonien
espagnol
portugais
russe
danois
indonésien
coréen
français
chinois
suédois
thaï
Champs affichés
Numéro de la demande
Abrégé
Classification internationale
Nom de l'inventeur
Date de publication
Nom du déposant
Image
Tableau/Graphique
Tableau
Graphique
Regroupement
Aucun
Code CIB
Inventeurs
Dates de publication
Offices of NPEs
Déposants
Dates de dépôt
Pays
Nombre d'entrées par groupe
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
Download Fields
NPEs
Page de recherche par défaut
Recherche simple
Recherche avancée
Combinaison de champs
Recherche par semaine (PCT)
Expansion de requête multilingue
Traducteur
Champ de recherche par défaut
Front Page
Any Field
Full Text
ID/Numbers
IPC
Names
Dates
Langue de l'interface
English
Deutsch
Français
Español
日本語
中文
한국어
Português
Русский
Apparence
Défaut
Plain
Blue_Sky
Classic
Deep_Marine
Emerald_Town
Japan_Cherry
Ruby
Wine
Interface multi-fenêtres
Bulle d'aide
Bulles d'aide pour la CIB
Office:
Tous
Tous
PCT
Afrique
ARIPO
Égypte
Kenya
Maroc
Tunisie
Afrique du Sud
Amérique
États-Unis d'Amérique
Canada
LATIPAT
Argentine
Brésil
Chili
Colombie
Costa Rica
Cuba
Rép. dominicaine
Équateur
El Salvador
Guatemala
Honduras
Mexique
Nicaragua
Panama
Pérou
Uruguay
Asie-Europe
Australie
Bahreïn
Chine
Danemark
Estonie
Office eurasien des brevets
Office européen des brevets
France
Allemagne
Allemagne (données RDA)
Israël
Japon
Jordanie
Portugal
Fédération de Russie
Fédération de Russie (données URSS)
Arabie saoudite
Émirats arabes unis
Espagne
Rép. de Corée
Inde
Royaume-Uni
Géorgie
Asean
Singapour
Viet Nam
Indonésie
Cambodge
Malaisie
Brunei Darussalam
Philippines
Thaïlande
WIPO translate (Wipo internal translation tool)
Recherche
Recherche simple
Recherche avancée
Combinaison de champs
Expansion de requête multilingue
Options de navigation
Recherche par semaine (PCT)
Archive Gazette
Téléchargment des entrées de Phase National
Listages de séquences
L’inventaire vert selon la CIB
Portail d'accès aux registres de brevets nationaux
Traduction
WIPO Translate
WIPO Pearl
Options
Trier
Graphique
Afficher les options
Quoi de neuf
Quoi de neuf sur PATENTSCOPE
Connexion
Connexion
Créer un compte
Aide
Comment rechercher
Guide d'utilisation PATENTSCOPE
Guide d'utilisation: Recherche multilingue
User Guide: ChemSearch
Syntaxe de recherche
Définition des champs
Code pays
Données disponibles
Demandes PCT
Entrée en phase nationale PCT
Collections nationales
Global Dossier public
FAQ
Observations et contact
Codes INID
Codes de type de document
Tutoriels
À propos
Aperçu
Avertissement & Conditions d'utilisation
Clause de non-responsabilité
Accueil
Services
PATENTSCOPE
Traduction automatique
Wipo Translate
arabe
allemand
anglais
espagnol
français
japonais
coréen
portugais
russe
chinois
Google Translate
Bing/Microsoft Translate
Baidu Translate
arabe
anglais
français
allemand
espagnol
portugais
russe
coréen
japonais
chinois
...
Italian
Thai
Cantonese
Classical Chinese
1. (WO2016139725) DISPOSITIF DE MÉMOIRE À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
Données bibliographiques PCT
Texte intégral
Phase nationale
Notifications
Dessins
Documents
«
↓
»
Dernières données bibliographiques dont dispose le Bureau international
Lien permanent
Lien permanent
Ajouter aux favoris
N° de publication :
WO/2016/139725
N° de la demande internationale :
PCT/JP2015/056097
Date de publication :
09.09.2016
Date de dépôt international :
02.03.2015
CIB :
H01L 21/8247
(2006.01),
H01L 27/115
(2006.01)
H
ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
78
avec une division ultérieure du substrat en plusieurs dispositifs individuels
82
pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants
822
le substrat étant un semi-conducteur, en utilisant une technologie au silicium
8232
Technologie à effet de champ
8234
Technologie MIS
8239
Structures de mémoires
8246
Structures de mémoires mortes (ROM)
8247
programmables électriquement (EPROM)
H
ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
10
comprenant une pluralité de composants individuels dans une configuration répétitive
105
comprenant des composants à effet de champ
112
Structures de mémoires mortes
115
Mémoires mortes programmables électriquement
Déposants :
TOSHIBA MEMORY CORPORATION
[JP/JP]; 1-1, Shibaura 1-chome, Minato-ku, Tokyo 1058001 (JP)
Inventeurs :
KATO, Tatsuya
; (JP).
ARAI, Fumitaka
; (JP).
SEKINE, Katsuyuki
; (JP).
IWAMOTO, Toshiyuki
; (JP).
WATANABE, Yuta
; (JP).
SAKAMOTO, Wataru
; (JP).
ITOKAWA, Hiroshi
; (JP)
Mandataire :
HYUGAJI, Masahiko
; (JP)
Données relatives à la priorité :
Titre
(EN)
SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR PRODUCING SAME
(FR)
DISPOSITIF DE MÉMOIRE À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA)
半導体記憶装置及びその製造方法
Abrégé :
(EN)
A semiconductor memory device according to an embodiment of the present invention is provided with: a semiconductor pillar that extends in a first direction; a first electrode that extends in a second direction that crosses the first direction; a second electrode provided between the semiconductor pillar and the first electrode; a first insulating film provided between the first electrode and the second electrode, and on both first-direction sides of the first electrode; a second insulating film provided between the second electrode and the first insulating film, and on both first-direction sides of the second electrode; a third insulating film provided between the second electrode and the semiconductor pillar; and a conductive film provided in a region sandwiched between the first insulating film and the second insulating film.
(FR)
Selon un mode de réalisation, la présente invention concerne un dispositif de mémoire à semi-conducteur qui est pourvu : d'un pilier semi-conducteur qui s'étend dans une première direction; d'une première électrode, qui s'étend dans une deuxième direction, qui croise la première direction; d'une seconde électrode, disposée entre le pilier semi-conducteur et la première électrode; d'un premier film isolant, disposé entre la première électrode et la seconde électrode, et des deux côtés, dans la première direction, de la première électrode; d'un deuxième film isolant, disposé entre la seconde électrode et le premier film isolant, et des deux côtés, dans la première direction, de la seconde électrode; d'un troisième film isolant disposé entre la seconde électrode et le pilier semi-conducteur; d'un film conducteur, disposé dans une région prise en sandwich entre le premier film isolant et le deuxième film isolant.
(JA)
実施形態に係る半導体記憶装置は、第1方向に延びる半導体ピラーと、前記第1方向に対して交差した第2方向に延びる第1電極と、前記半導体ピラーと前記第1電極との間に設けられた第2電極と、前記第1電極と前記第2電極との間、及び、前記第1電極の前記第1方向両側に設けられた第1絶縁膜と、前記第2電極と前記第1絶縁膜との間、及び、前記第2電極の前記第1方向両側に設けられた第2絶縁膜と、前記第2電極と前記半導体ピラーとの間に設けられた第3絶縁膜と、前記第1絶縁膜と前記第2絶縁膜との間に挟まれた領域内に設けられた導電膜と、を備える。
États désignés :
AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication :
japonais (
JA
)
Langue de dépôt :
japonais (
JA
)