WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016138814) PROCÉDÉ ET DISPOSITIF POUR TESTER UNE MÉMOIRE VIVE DYNAMIQUE SYNCHRONE (SDRAM)
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/138814    N° de la demande internationale :    PCT/CN2016/073800
Date de publication : 09.09.2016 Date de dépôt international : 15.02.2016
CIB :
G11C 29/00 (2006.01)
Déposants : ZTE CORPORATION [CN/CN]; ZTE Plaza Keji Road South,Hi-Tech Industrial Park, Nanshan District Shenzhen, Guangdong 518057 (CN)
Inventeurs : GUO, Xin; (CN)
Mandataire : KANGXIN PARTNERS,P.C.; Floor 16,Tower A,Indo Building A48 Zhichun Road, Haidian District Beijing 100098 (CN)
Données relatives à la priorité :
201510098495.0 05.03.2015 CN
Titre (EN) METHOD AND DEVICE FOR TESTING SYNCHRONOUS DYNAMIC RANDOM ACCESS MEMORY (SDRAM)
(FR) PROCÉDÉ ET DISPOSITIF POUR TESTER UNE MÉMOIRE VIVE DYNAMIQUE SYNCHRONE (SDRAM)
(ZH) 同步动态随机存储器SDRAM的测试方法及装置
Abrégé : front page image
(EN)A method and device for testing a synchronous dynamic random access memory (SDRAM). The method comprises: acquiring a test policy for testing a specified storage space of an SDRAM, the SDRAM being connected to a field programmable gate array (FPGA) (S102); and testing the specified storage space according to the test policy (S104). By using the technical scheme, the problem of failure to predict errors of internal storage spaces of an SDRAM chip in the related art is solved, and accordingly the storage spaces in the SDRAM are tested, thereby facilitating locating and commissioning work of related personnel and improving the working efficiency.
(FR)L'invention concerne un procédé et un dispositif permettant de tester une mémoire vive dynamique synchrone (SDRAM). Le procédé comprend les étapes consistant à : acquérir une politique de test pour tester un espace de stockage spécifié d'une SDRAM, la SDRAM étant connectée à une matrice prédiffusée programmable par l'utilisateur (FPGA) (S102) ; et tester l'espace de stockage spécifié selon la politique de test (S104). En utilisant le schéma technique, le problème de défaillance pour prédire les erreurs d'espaces de stockage internes d'une puce SDRAM dans l'état de l'art est résolu, et en conséquence les espaces de stockage dans la SDRAM sont testés, ce qui facilite le travail de localisation et de mise en service du personnel associés et améliore l'efficacité de travail.
(ZH)一种同步动态随机存储器SDRAM的测试方法及装置,其中,所述方法包括:获取对SDRAM的指定存储空间进行测试的测试策略,其中,所述SDRAM与现场可编程门阵列FPGA连接(S102);根据所述测试策略对所述指定存储空间进行测试(S104)。采用上述技术方案,解决了相关技术中,无法预知SDRAM芯片的内部存储空间出错的问题,完成了对SDRAM中各个存储空间的测试,方便相关工作人员的定位和调试工作,提高了工作效率。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)