WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016138319) CIRCUIT D'AMORTISSEMENT ACTIF
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/138319    N° de la demande internationale :    PCT/US2016/019656
Date de publication : 01.09.2016 Date de dépôt international : 25.02.2016
CIB :
H05B 33/08 (2006.01)
Déposants : OSRAM SYLVANIA INC. [US/US]; 200 Ballardvale Street Wilmington, Massachusetts 01887 (US)
Inventeurs : WEI, Jinsheng; (US).
JOHNSEN, Andrew; (US).
JAYABALAN, Ranjit; (US).
KUMAR, Nitin; (DE)
Mandataire : MONTANA, Shaun P.; (US)
Données relatives à la priorité :
62/120,646 25.02.2015 US
Titre (EN) ACTIVE DAMPING CIRCUIT
(FR) CIRCUIT D'AMORTISSEMENT ACTIF
Abrégé : front page image
(EN)An active damping circuit and system including the same are disclosed. The active damping circuit includes a first resistor, a second resistor, a third resistor, a first transistor, a second transistor, a capacitor, and a microcontroller. The first resistor is connected to a base of the first transistor, and to the microcontroller output. The second resistor is connected to a positive voltage, and to a collector of the first transistor and a gate of the second transistor. The third resistor is connected to a logic ground, and to a source of the second transistor. The capacitor is connected to the collector of the first transistor, the second resistor, and the gate of the second transistor. A drain of the second transistor, and the first capacitor, and the second capacitor, and the microcontroller output, are also connected to the logic ground. An emitter of the first transistor is connected to ground.
(FR)La présente invention concerne un circuit d'amortissement actif et un système le comprenant. Le circuit d'amortissement actif comprend une première résistance, une deuxième résistance, une troisième résistance, un premier transistor, un second transistor, un condensateur et un microcontrôleur. La première résistance est connectée à une base du premier transistor et à la sortie du microcontrôleur. La deuxième résistance est connectée à une tension positive, et à un collecteur du premier transistor et une grille du second transistor. La troisième résistance est connectée à une masse de logique et à une source du second transistor. Le condensateur est connecté au collecteur du premier transistor, à la deuxième résistance et à la grille du second transistor. Un drain du second transistor, et le premier condensateur et le second condensateur, et la sortie du microcontrôleur, sont également connectés à la masse de logique. Un émetteur du premier transistor est connecté à la masse.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)