Recherche dans les collections de brevets nationales et internationales

1. (WO2016137680) CIRCUITS D'ASSISTANCE EN ÉCRITURE À AMPLIFICATION POSITIVE ET RAIL D'ALIMENTATION NÉGATIVE POUR DES CELLULES BINAIRES DE MÉMOIRE UTILISANT UN OU PLUSIEURS PORTS D'ÉCRITURE À TRANSISTOR À EFFET DE CHAMP DU TYPE P (PFET) ET SYSTÈMES ET PROCÉDÉS ASSOCIÉS

Pub. No.:    WO/2016/137680    International Application No.:    PCT/US2016/016090
Publication Date: Fri Sep 02 01:59:59 CEST 2016 International Filing Date: Wed Feb 03 00:59:59 CET 2016
IPC: G11C 8/08
G11C 11/419
Applicants: QUALCOMM INCORPORATED
Inventors: JEONG, Jihoon
ATALLAH, Francois, Ibrahim
BOWMAN, Keith, Alan
HANSQUINE, David, Joseph Winston
NGUYEN, Hoan, Huu
Title: CIRCUITS D'ASSISTANCE EN ÉCRITURE À AMPLIFICATION POSITIVE ET RAIL D'ALIMENTATION NÉGATIVE POUR DES CELLULES BINAIRES DE MÉMOIRE UTILISANT UN OU PLUSIEURS PORTS D'ÉCRITURE À TRANSISTOR À EFFET DE CHAMP DU TYPE P (PFET) ET SYSTÈMES ET PROCÉDÉS ASSOCIÉS
Abstract:
L'invention concerne des circuits d'assistance en écriture pour des cellules binaires de mémoire (« cellules binaires ») utilisant un ou plusieurs ports d'écriture à transistor à effet de champ du type P (PFET). L'invention concerne également des procédés et des systèmes associés. On a observé qu'étant donné que la technologie de nœud est miniaturisée, un courant d'attaque PFET (c'est-à-dire, l'intensité d'attaque) dépasse un courant d'attaque de transistor à effet de champ du type N (NFET) pour des transistors à effet de champ de même dimension. À cet égard, selon un aspect, l'invention concerne des cellules binaires ayant des ports d'écriture PFET, par opposition aux ports d'écriture NFET, pour réduire des temps d'écriture en mémoire vers les cellules binaires et ainsi améliorer les performances de la mémoire. Pour atténuer un conflit d'écriture qui pourrait autrement se produire lors de l'écriture de données dans des cellules binaires, un circuit d'assistance en écriture prévu sous la forme d'un circuit à amplification positive et rail d'alimentation négative peut être utilisé pour affaiblir un transistor de rappel vers le niveau bas NFET dans un circuit de mémorisation de cellules binaires de mémoire comportant un ou plusieurs ports d'écriture PFET.