Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2016137678) CIRCUITS D'ASSISTANCE À L'ÉCRITURE À AMPLIFICATION NÉGATIVE DE LIGNE DE MOTS POUR CELLULES DE BIT DE MÉMOIRE UTILISANT UN OU DES PORT(S) D'ÉCRITURE À TRANSISTOR À EFFET DE CHAMP DE TYPE P (PFET), ET SYSTÈMES ET PROCÉDÉS ASSOCIÉS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2016/137678 N° de la demande internationale : PCT/US2016/016085
Date de publication : 01.09.2016 Date de dépôt international : 02.02.2016
Demande présentée en vertu du Chapitre 2 : 22.12.2016
CIB :
G11C 8/08 (2006.01) ,G11C 11/419 (2006.01)
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
8
Dispositions pour sélectionner une adresse dans une mémoire numérique
08
Circuits de commande de lignes de mots, p.ex. circuits d'attaque, de puissance, de tirage vers le haut, d'abaissement, circuits de précharge, pour lignes de mots
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
11
Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
21
utilisant des éléments électriques
34
utilisant des dispositifs à semi-conducteurs
40
utilisant des transistors
41
formant des cellules avec réaction positive, c. à d. des cellules ne nécessitant pas de rafraîchissement ou de régénération de la charge, p.ex. multivibrateur bistable, déclencheur de Schmitt
413
Circuits auxiliaires, p.ex. pour l'adressage, le décodage, la commande, l'écriture, la lecture, la synchronisation ou la réduction de la consommation
417
pour des cellules de mémoire du type à effet de champ
419
Circuits de lecture-écriture (R-W)
Déposants :
QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714, US
Inventeurs :
JEONG, Jihoon; US
ATALLAH, Francois, Ibrahim; US
BOWMAN, Keith, Alan; US
HANSQUINE, David, Joseph Winston; US
NGUYEN, Hoan, Huu; US
Mandataire :
TERRANOVA, Steven, N.; US
Données relatives à la priorité :
14/862,55523.09.2015US
62/119,76323.02.2015US
Titre (EN) WORDLINE NEGATIVE BOOST WRITE-ASSIST CIRCUITS FOR MEMORY BIT CELLS EMPLOYING A P-TYPE FIELD-EFFECT TRANSISTOR (PFET) WRITE PORT(S), AND RELATED SYSTEMS AND METHODS
(FR) CIRCUITS D'ASSISTANCE À L'ÉCRITURE À AMPLIFICATION NÉGATIVE DE LIGNE DE MOTS POUR CELLULES DE BIT DE MÉMOIRE UTILISANT UN OU DES PORT(S) D'ÉCRITURE À TRANSISTOR À EFFET DE CHAMP DE TYPE P (PFET), ET SYSTÈMES ET PROCÉDÉS ASSOCIÉS
Abrégé :
(EN) Write-assist circuits for memory bit cells ("bit cells") employing a P-type Field-Effect transistor (PFET) write port(s) are disclosed. Related methods and systems are also disclosed. It has been observed that as node technology is scaled down in size, PFET drive current (i.e., drive strength) exceeds N-type Field-Effect transistor (NFET) drive current for like-dimensioned FETs. In this regard, in one aspect, it is desired to provide bit cells having PFET write ports, as opposed to NFET write ports, to reduce memory write times to the bit cells, and thus improve memory performance. To mitigate a write contention that could otherwise occur when writing data to bit cells, a write-assist circuit provided in the form of negative wordline boost circuit can be employed to strengthen a PFET access transistor in a memory bit cell having a PFET write port(s).
(FR) L'invention concerne des circuits d'assistance à l'écriture pour des cellules de bit de mémoire ("cellules de bit") utilisant un ou des port(s) d'écriture à transistor à effet de champ de type P (PFET). L'invention concerne également des procédés et des systèmes associés. Il a été observé que lorsqu'une technologie de nœud est rétrécie en taille, le courant d'attaque de PFET (c'est-à-dire, l'intensité d'attaque) dépasse le courant d'attaque de transistor à effet de champ de type N (NFET) pour des FET de même dimensions. A cet égard, selon un aspect, il est souhaitable de fournir des cellules de bits ayant des ports d'écriture PFET, par opposition à des ports d'écriture NFET, pour réduire des temps d'écriture en mémoire dans les cellules de bit, et ainsi améliorer la performances de la mémoire. Pour atténuer un conflit d'écriture qui pourrait sinon se produire lors de l'écriture de données dans les cellules de bits, un circuit d'assistance à l'écriture fourni sous la forme d'un circuit d'amplification de ligne de mot négative peut être utilisé pour renforcer un transistor d'accès PFET dans une cellule de bit de mémoire ayant un ou des port(s) d'écriture PFET.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)