Recherche dans les collections de brevets nationales et internationales

1. (WO2016137618) PROCESSEURS, PROCÉDÉS, SYSTÈMES ET INSTRUCTIONS DE RÉÉCRITURE DE LIGNES DE MÉMOIRE CACHE VECTORIELLE

Pub. No.:    WO/2016/137618    International Application No.:    PCT/US2016/014657
Publication Date: Fri Sep 02 01:59:59 CEST 2016 International Filing Date: Tue Jan 26 00:59:59 CET 2016
IPC: G06F 15/80
G06F 12/08
G06F 9/30
Applicants: INTEL CORPORATION
Inventors: DOSHI, Kshitij A.
WILLHALM, Thomas
Title: PROCESSEURS, PROCÉDÉS, SYSTÈMES ET INSTRUCTIONS DE RÉÉCRITURE DE LIGNES DE MÉMOIRE CACHE VECTORIELLE
Abstract:
Un processeur selon un aspect comprend une pluralité de registres de données mises en paquets, et une unité de décodage permettant de décoder une instruction de réécriture de lignes de mémoire cache vectorielle. L'instruction de réécriture de lignes de mémoire cache vectorielle sert à indiquer un opérande source d'indices de mémoire mis en paquets qui doit comprendre une pluralité d'indices de mémoire. Le processeur comprend également un système de cohérence de mémoire cache couplé aux registres de données mises en paquets et à l'unité de décodage. Le système de cohérence de mémoire cache, en réponse à l'instruction de réécriture de lignes de mémoire cache vectorielle, amène des lignes de mémoire cache erronées quelconques, dans des mémoires caches quelconques dans un domaine de cohérence, qui doivent comporter mémorisées en leur sein des données pour une adresse quelconque parmi une pluralité d'adresses mémoire qui doivent être indiquées par un indice quelconque parmi les indices mémoire de l'opérande source d'indices de mémoire mis en paquets, à être réécrites vers une ou plusieurs mémoires. L'invention concerne également d'autres processeurs, procédés et systèmes.