WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016135588) INTÉGRATION À DOUBLE AILETTES POUR L'AMÉLIORATION DE LA MOBILITÉ D'ÉLECTRONS ET DE TROUS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/135588    N° de la demande internationale :    PCT/IB2016/050836
Date de publication : 01.09.2016 Date de dépôt international : 17.02.2016
CIB :
H01L 21/336 (2006.01), H01L 21/265 (2006.01), H01L 27/092 (2006.01), H01L 29/04 (2006.01)
Déposants : INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road Armonk, New York 10504 (US).
IBM UNITED KINGDOM LIMITED [GB/GB]; PO Box 41, North Harbour Portsmouth Hampshire PO6 3AU (GB) (MG only).
IBM (CHINA) INVESTMENT COMPANY LIMITED [CN/CN]; 25/F, Pangu Plaza No.27, Central North 4th Ring Road Chaoyang District Beijing 100101 (CN) (MG only)
Inventeurs : LIU, Zuoguang; (US).
CHEN, Chia-Yu; (US).
YAMASHITA, Tenko; (US).
WANG, Miaomiao; (US)
Mandataire : GRAHAM, Timothy; (GB)
Données relatives à la priorité :
14/630,072 24.02.2015 US
Titre (EN) DUAL FIN INTEGRATION FOR ELECTRON AND HOLE MOBILITY ENHANCEMENT
(FR) INTÉGRATION À DOUBLE AILETTES POUR L'AMÉLIORATION DE LA MOBILITÉ D'ÉLECTRONS ET DE TROUS
Abrégé : front page image
(EN)A technique for forming a semiconductor device is provided. Sacrificial mandrels are formed over a hardmask layer on a semiconductor layer. Spacers are formed on sidewalls of the sacrificial mandrels. The sacrificial mandrels are removed to leave the spacers. A masking process leaves exposed a first set of spacers with a second set protected. In response to the masking process, a first fin etch process forms a first set of fins in the semiconductor layer via first set of spacers. The first set of fins has a vertical sidewall profile. Another masking process leaves exposed the second set of spacers with the first set of spacers and the first set of fins protected. In response to the other masking process, a second fin etch process forms a second set of fins in semiconductor layer using the second set of spacers. The second set of fins has a trapezoidal sidewall profile.
(FR)L'invention concerne une technique permettant de former un dispositif à semi-conducteur. Des mandrins sacrificiels sont formés sur une couche de masque dur sur une couche semi-conductrice. Des entretoises sont formées sur les parois latérales des mandrins sacrificiels. Les mandrins sacrificiels sont retirés pour laisser les entretoises. Un processus de masquage laisse exposé un premier ensemble d'entretoises, un second ensemble étant protégé. En réponse au processus de masquage, un premier processus de gravure d'ailette forme un premier ensemble d'ailettes dans la couche semi-conductrice par le biais du premier ensemble d'entretoises. Le premier ensemble d'ailettes a un profil de paroi latérale verticale. Un autre processus de masquage laisse exposé le second ensemble d'entretoises, le premier ensemble d'entretoises et le premier ensemble d'ailettes étant protégés. En réponse à l'autre processus de masquage, un second processus de gravure d'ailette forme un second ensemble d'ailettes dans la couche semi-conductrice en utilisant le second ensemble d'entretoises. Le second ensemble d'ailettes a un profil de paroi latérale trapézoïdale.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)