Recherche dans les collections de brevets nationales et internationales

1. (WO2016134656) PROCÉDÉ ET DISPOSITIF D'ATTRIBUTION D'INSTRUCTIONS D'ACCÉLÉRATION MATÉRIELLE À UN CONTRÔLEUR DE MÉMOIRE

Pub. No.:    WO/2016/134656    International Application No.:    PCT/CN2016/074450
Publication Date: Fri Sep 02 01:59:59 CEST 2016 International Filing Date: Thu Feb 25 00:59:59 CET 2016
IPC: G06F 12/08
Applicants: HUAWEI TECHNOLOGIES CO., LTD.
华为技术有限公司
Inventors: WANG, Chenxi
王晨曦
LV, Fang
吕方
FENG, Xiaobing
冯晓兵
LIU, Ying
刘颖
Title: PROCÉDÉ ET DISPOSITIF D'ATTRIBUTION D'INSTRUCTIONS D'ACCÉLÉRATION MATÉRIELLE À UN CONTRÔLEUR DE MÉMOIRE
Abstract:
L'invention concerne un procédé et un dispositif destinés à attribuer des instructions d'accélération matérielle à un contrôleur de mémoire. Le procédé comporte les étapes consistant: selon la relation de dépendance entre une pluralité d'instructions d'accélération matérielle, à diviser la pluralité d'instructions d'accélération matérielle en différents ensembles d'instructions; selon un principe d'attribution de différents ensembles d'instructions, dans lesquels il n'existe aucune relation de dépendance entre les instructions d'accélération matérielle, à différents contrôleurs de mémoire, à acquérir une première relation d'association entre chaque ensemble d'instructions et le contrôleur de mémoire dans un système informatique; selon des informations de charge concernant chaque contrôleur de mémoire d'un premier ensemble de contrôleurs de mémoire, adapter la première relation d'association de façon à obtenir une deuxième relation d'association entre chaque ensemble d'instructions et le contrôleur de mémoire du système informatique; et selon la deuxième relation d'association, attribuer des instructions d'accélération matérielle de chaque ensemble d'instructions à des contrôleurs de mémoire du deuxième ensemble de contrôleurs de mémoire. L'équilibrage des charges de divers contrôleurs de mémoire est réalisé lorsque des instructions d'accélération matérielle sont exécutées par une pluralité de contrôleurs de mémoire du système informatique.