WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016134656) PROCÉDÉ ET DISPOSITIF D'ATTRIBUTION D'INSTRUCTIONS D'ACCÉLÉRATION MATÉRIELLE À UN CONTRÔLEUR DE MÉMOIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/134656    N° de la demande internationale :    PCT/CN2016/074450
Date de publication : 01.09.2016 Date de dépôt international : 24.02.2016
CIB :
G06F 12/08 (2016.01)
Déposants : HUAWEI TECHNOLOGIES CO., LTD. [CN/CN]; Huawei Administration Building Bantian, Longgang District Shenzhen, Guangdong 518129 (CN)
Inventeurs : WANG, Chenxi; (CN).
LV, Fang; (CN).
FENG, Xiaobing; (CN).
LIU, Ying; (CN)
Données relatives à la priorité :
201510092224.4 28.02.2015 CN
Titre (EN) METHOD AND DEVICE FOR ALLOCATING HARDWARE ACCELERATION INSTRUCTIONS TO MEMORY CONTROLLER
(FR) PROCÉDÉ ET DISPOSITIF D'ATTRIBUTION D'INSTRUCTIONS D'ACCÉLÉRATION MATÉRIELLE À UN CONTRÔLEUR DE MÉMOIRE
(ZH) 为内存控制器分配硬件加速指令的方法和装置
Abrégé : front page image
(EN)Provided are a method and device for allocating hardware acceleration instructions to a memory controller. The method comprises: according to the dependency relationship among a plurality of hardware acceleration instructions, dividing the plurality of hardware acceleration instructions into different instruction sets; according to a principle of allocating different instruction sets, in which there is no dependency relationship among the hardware acceleration instructions, to different memory controllers, acquiring a first mapping relationship between each instruction set and the memory controller in a computer system; according to load information about each memory controller in a first memory controller set, adjusting the first mapping relationship, so as to obtain a second mapping relationship between each instruction set and the memory controller of the computer system; and according to the second mapping relationship, allocating hardware acceleration instructions in each instruction set to memory controllers in the second memory controller set. Loads of various memory controllers are achieved to be balanced when hardware acceleration instructions are executed by a plurality of memory controllers in the computer system.
(FR)L'invention concerne un procédé et un dispositif destinés à attribuer des instructions d'accélération matérielle à un contrôleur de mémoire. Le procédé comporte les étapes consistant: selon la relation de dépendance entre une pluralité d'instructions d'accélération matérielle, à diviser la pluralité d'instructions d'accélération matérielle en différents ensembles d'instructions; selon un principe d'attribution de différents ensembles d'instructions, dans lesquels il n'existe aucune relation de dépendance entre les instructions d'accélération matérielle, à différents contrôleurs de mémoire, à acquérir une première relation d'association entre chaque ensemble d'instructions et le contrôleur de mémoire dans un système informatique; selon des informations de charge concernant chaque contrôleur de mémoire d'un premier ensemble de contrôleurs de mémoire, adapter la première relation d'association de façon à obtenir une deuxième relation d'association entre chaque ensemble d'instructions et le contrôleur de mémoire du système informatique; et selon la deuxième relation d'association, attribuer des instructions d'accélération matérielle de chaque ensemble d'instructions à des contrôleurs de mémoire du deuxième ensemble de contrôleurs de mémoire. L'équilibrage des charges de divers contrôleurs de mémoire est réalisé lorsque des instructions d'accélération matérielle sont exécutées par une pluralité de contrôleurs de mémoire du système informatique.
(ZH)本发明实施例提供一种为内存控制器分配硬件加速指令的方法和装置。该方法包括:按照多个硬件加速指令之间的依赖关系将多个硬件加速指令划分为不同的指令集合;按照将硬件加速指令之间无依赖关系的不同指令集合分配给不同的内存控制器的原则,获取各指令集合与计算机系统中的内存控制器的第一映射关系;根据第一内存控制器集合中的各内存控制器的负载信息调整第一映射关系,以获得各指令集合与计算机系统的内存控制器的第二映射关系;按照第二映射关系将各指令集合中的硬件加速指令分配给第二内存控制器集合中的内存控制器。实现由计算机系统中的多个内存控制器执行硬件加速指令时,各个内存控制器的负载均衡。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)