Recherche dans les collections de brevets nationales et internationales

1. (WO2016127552) CONTRÔLEUR À ACCÈS MÉMOIRE DIRECT (DMA) ET PROCÉDÉ DE TRANSMISSION DE DONNÉES

Pub. No.:    WO/2016/127552    International Application No.:    PCT/CN2015/083289
Publication Date: Fri Aug 19 01:59:59 CEST 2016 International Filing Date: Sat Jul 04 01:59:59 CEST 2015
IPC: G06F 13/28
Applicants: SANECHIPS TECHNOLOGY CO., LTD.
深圳市中兴微电子技术有限公司
Inventors: MOU, Songyou
牟崧友
AN, Kang
安康
WANG, Zhizhong
王志忠
LIU, Hengqi
刘衡祁
Title: CONTRÔLEUR À ACCÈS MÉMOIRE DIRECT (DMA) ET PROCÉDÉ DE TRANSMISSION DE DONNÉES
Abstract:
La présente invention concerne un contrôleur à DMA et un procédé de transmission de données. Le contrôleur à DMA (10) comprend une unité de transmission passive (101), une unité de transmission active (102), une unité de planification à DMA (103), et une unité PCIe (104). L'unité de transmission passive (101) est configurée pour mettre en œuvre, selon un paramètre de transmission configuré par la CPU, une soumission de données et des exploitations de distribution qui sont déclenchées par une CPU et qui sont entre une puce externe et la CPU. L'unité de transmission active (102), configurée pour mettre en œuvre, au moyen d'une table BD qui est réglée par une CPU dans une mémoire et qui comprend au moins un élément de description de tampon (BF) ainsi qu'un espace tampon, une soumission de données et des instructions de distribution qui sont déclenchées par la puce externe et qui sont entre la puce externe et la CPU. L'unité de planification DMA (103), configurée de façon à éviter, dans une manière d'arbitrage, la contention provoquée par la soumission de données et les instructions de distribution entre la puce externe et le CPU. L'unité PCIe (104), configurée pour fournir une interface PCIe pour une interaction d'informations entre la CPU et le contrôleur DMA (10).