WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Options
Langue d'interrogation
Stemming/Racinisation
Trier par:
Nombre de réponses par page
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2016126603) TRANSFERT DE DONNÉES À HAUTE VITESSE À L'AIDE D'UN PROTOCOLE CONVERTISSEUR PARALLÈLE-SÉRIE-CONVERTISSEUR SÉRIE-PARALLÈLE SYNCHRONE À SOURCE D'HORLOGE UNIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2016/126603 N° de la demande internationale : PCT/US2016/015947
Date de publication : 11.08.2016 Date de dépôt international : 01.02.2016
CIB :
H04L 7/00 (2006.01) ,H04L 7/033 (2006.01) ,H04L 25/02 (2006.01)
H ÉLECTRICITÉ
04
TECHNIQUE DE LA COMMUNICATION ÉLECTRIQUE
L
TRANSMISSION D'INFORMATION NUMÉRIQUE, p.ex. COMMUNICATION TÉLÉGRAPHIQUE
7
Dispositions pour synchroniser le récepteur avec l'émetteur
H ÉLECTRICITÉ
04
TECHNIQUE DE LA COMMUNICATION ÉLECTRIQUE
L
TRANSMISSION D'INFORMATION NUMÉRIQUE, p.ex. COMMUNICATION TÉLÉGRAPHIQUE
7
Dispositions pour synchroniser le récepteur avec l'émetteur
02
Commande de vitesse ou de phase au moyen des signaux de code reçus, les signaux ne contenant aucune information de synchronisation particulière
033
en utilisant les transitions du signal reçu pour commander la phase de moyens générateurs du signal de synchronisation, p.ex. en utilisant une boucle verrouillée en phase
H ÉLECTRICITÉ
04
TECHNIQUE DE LA COMMUNICATION ÉLECTRIQUE
L
TRANSMISSION D'INFORMATION NUMÉRIQUE, p.ex. COMMUNICATION TÉLÉGRAPHIQUE
25
Systèmes à bande de base
02
Détails
Déposants : TERADYNE, INC.[US/US]; 600 Riverpark Drive North Reading, MA 01864, US
Inventeurs : CONNER, George W.; US
Mandataire : WALSH, Edmund, J.; US
Données relatives à la priorité :
14/614,32604.02.2015US
Titre (EN) HIGH SPEED DATA TRANSFER USING CALIBRATED, SINGLE-CLOCK SOURCE SYNCHRONOUS SERIALIZER-DESERIALIZER PROTOCOL
(FR) TRANSFERT DE DONNÉES À HAUTE VITESSE À L'AIDE D'UN PROTOCOLE CONVERTISSEUR PARALLÈLE-SÉRIE-CONVERTISSEUR SÉRIE-PARALLÈLE SYNCHRONE À SOURCE D'HORLOGE UNIQUE
Abrégé :
(EN) An electronic system, comprising a first semiconductor device, a second semiconductor device, a clock circuit, and a plurality of independently adjustable calibration circuits connected in each of the plurality of serial data paths. The first semiconductor device may comprise a plurality of Serializer-Deserializer interfaces. The second semiconductor device may comprise a plurality of serial data interfaces coupled to the plurality of Serializer-Deserializer interfaces to provide a plurality of serial data paths between the first semiconductor device and the second semiconductor device. The plurality of Serializer-Deserializer interfaces and the plurality of serial data interfaces may be clocked from a clock signal derived from the clock circuit. The plurality of independently adjustable calibration circuits may be configured to compensate for timing differences across the plurality of serial data paths.
(FR) L'invention concerne un système électronique, comprenant un premier dispositif à semi-conducteur, un second dispositif à semi-conducteur, un circuit d'horloge, et une pluralité de circuits de calibrage indépendamment réglables connectés dans chacune de la pluralité de trajets de données en série. Le premier dispositif à semi-conducteur peut comprendre une pluralité d'interfaces de convertisseur série-parallèle-convertisseur parallèle-série. Le second dispositif à semi-conducteur peut comprendre une pluralité d'interfaces de données en série couplées à la pluralité d'interfaces de convertisseur série-parallèle-convertisseur parallèle-série afin de fournir une pluralité de trajets de données en série entre le premier dispositif à semi-conducteur et le second dispositif à semi-conducteur. La pluralité d'interfaces convertisseur série-parallèle-convertisseur parallèle-série et la pluralité d'interfaces de données en série peuvent être synchronisées à partir d'un signal d'horloge dérivé du circuit d'horloge. La pluralité de circuits de calibrage indépendamment réglables peut être configurée pour compenser les différences de synchronisation à travers la pluralité de trajets de données en série.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)