WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016118532) PROCÉDÉ PERMETTANT DE FORMER UN RÉSEAU DE CELLULES DE MÉMOIRE À GRILLE DIVISÉE CONJOINTEMENT AVEC DES DISPOSITIFS LOGIQUES BASSE ET HAUTE TENSION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/118532    N° de la demande internationale :    PCT/US2016/013966
Date de publication : 28.07.2016 Date de dépôt international : 19.01.2016
CIB :
H01L 27/115 (2006.01), H01L 29/423 (2006.01)
Déposants : SILICON STORAGE TECHNOLOGY, INC. [US/US]; 450 Holger Way San Jose, CA 95134 (US)
Inventeurs : WU, Man-Tang; (TW).
YANG, Jeng-Wei; (TW).
SU, Chien-sheng; (US).
CHEN, Chun-Ming; (TW).
DO, Nhan; (US)
Mandataire : LIMBACH, Alan, A.; (US)
Données relatives à la priorité :
62/106,531 22.01.2015 US
Titre (EN) METHOD OF FORMING SPLIT-GATE MEMORY CELL ARRAY ALONG WITH LOW AND HIGH VOLTAGE LOGIC DEVICES
(FR) PROCÉDÉ PERMETTANT DE FORMER UN RÉSEAU DE CELLULES DE MÉMOIRE À GRILLE DIVISÉE CONJOINTEMENT AVEC DES DISPOSITIFS LOGIQUES BASSE ET HAUTE TENSION
Abrégé : front page image
(EN)A method of forming a memory device on a substrate having memory, LV and HV areas, including forming pairs of spaced apart memory stacks in the memory area, forming a first conductive layer over and insulated from the substrate, forming a first insulation layer on the first conductive layer and removing it from the memory and HV areas, performing a conductive material deposition to thicken the first conductive layer in the memory and HV areas, and to form a second conductive layer on the first insulation layer in the LV area, performing an etch to thin the first conductive layer in the memory and HV areas and to remove the second conductive layer in the LV area, removing the first insulation layer from the LV area, and patterning the first conductive layer to form blocks of the first conductive layer in the memory, LV and HV areas.
(FR)L'invention concerne un procédé permettant de former un dispositif de mémoire sur un substrat ayant une mémoire, des zones de basse tension (LV pour Low Voltage) et de haute tension (HV pour High Voltage), ledit procédé consistant à former des paires de piles de mémoire espacées dans la zone de mémoire, à former une première couche conductrice sur le substrat et isolée de ce dernier, à former une première couche isolante sur la première couche conductrice et à la retirer de la mémoire et des zones de haute tension, à effectuer un dépôt de matériau conducteur pour épaissir la première couche conductrice dans la mémoire et les zones de haute tension, et former une seconde couche conductrice sur la première couche isolante dans la zone basse tension, à réaliser une gravure pour amincir la première couche conductrice dans la mémoire et les zones de haute tension et retirer la seconde couche conductrice dans la zone basse tension, à retirer la première couche isolante de la zone basse tension et à tracer un motif sur la première couche conductrice pour former des blocs de la première couche conductrice dans la mémoire, et dans les zones basse et haute tension.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)