WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016118238) SYSTÈME DE MÉMOIRE FLASH À GRILLE FRACTIONNÉE UTILISANT DES ALIMENTATIONS EN TENSION COMPLÉMENTAIRES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/118238    N° de la demande internationale :    PCT/US2015/064082
Date de publication : 28.07.2016 Date de dépôt international : 04.12.2015
CIB :
G11C 5/14 (2006.01), G11C 8/08 (2006.01), G11C 16/04 (2006.01), G11C 16/08 (2006.01), G11C 16/10 (2006.01), G11C 16/16 (2006.01), G11C 16/30 (2006.01)
Déposants : SILICON STORAGE TECHNOLOGY, INC. [US/US]; 450 Holger Way San Jose, CA 95134 (US)
Inventeurs : TRAN, Hieu, Van; (US).
LY, Anh; (US).
VU, Thuan; (US).
NGUYEN, Hung, Quoc; (US)
Mandataire : YAMASHITA, Brent; (US)
Données relatives à la priorité :
14/602,262 21.01.2015 US
Titre (EN) SPLIT GATE FLASH MEMORY SYSTEM USING COMPLEMENTARY VOLTAGE SUPPLIES
(FR) SYSTÈME DE MÉMOIRE FLASH À GRILLE FRACTIONNÉE UTILISANT DES ALIMENTATIONS EN TENSION COMPLÉMENTAIRES
Abrégé : front page image
(EN)A non- volatile memory device comprises a semiconductor substrate of a first conductivity type. An array of non-volatile memory cells is located in the semiconductor substrate and arranged in a plurality of rows and columns. Each memory cell comprises a first region on a surface of the semiconductor substrate of a second conductivity type, and a second region on the surface of the semiconductor substrate of the second conductivity type. A channel region is between the first region and the second region. A word line overlies a first portion of the channel region and is insulated therefrom, and adjacent to the first region and having little or no overlap with the first region. A floating gate overlies a second portion of the channel region, is adjacent to the first portion, and is insulated therefrom and is adjacent to the second region. A coupling gate overlies the floating gate. A bit line is connected to the first region. During the operations of program, read, or erase, a negative voltage can be applied to the word lines and/or coupling gates of the selected or unselected memory cells.
(FR)La présente invention concerne un dispositif mémoire rémanent comportant un substrat semi-conducteur d'un premier type de conductivité. Un réseau de cellules de mémoire rémanente se trouve dans le substrat semi-conducteur et est agencé en une pluralité de rangées et de colonnes. Chaque cellule de mémoire comprend une première région située sur une surface du substrat semi-conducteur d'un second type de conductivité, et une seconde région située sur la surface du substrat semi-conducteur du second type de conductivité. Une région de canal est située entre la première région et la seconde région. Un canal mot recouvre une première partie de la région de canal et est isolé de celle-ci, est adjacent à la première région et présente peu ou pas de chevauchement avec la première région. Une grille flottante recouvre une seconde partie de la région de canal, est adjacente à la première partie, est isolée vis-à-vis de celle-ci, et est adjacente à la seconde région. Une grille de couplage recouvre la grille flottante. Un canal bit est connecté à la première région. Au cours des opérations de programme, de lecture ou d'effacement, une tension négative peut être appliquée aux canaux mots et/ou aux grilles de couplage des cellules de mémoire sélectionnées ou non sélectionnées.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)