WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016115783) TRANSISTOR À COUCHES MINCES ET PROCÉDÉ DE FABRICATION DE CELUI-CI, SUBSTRAT DE MATRICE ET PLAQUE DE MASQUAGE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/115783    N° de la demande internationale :    PCT/CN2015/076957
Date de publication : 28.07.2016 Date de dépôt international : 20.04.2015
CIB :
H01L 29/786 (2006.01), H01L 29/08 (2006.01), H01L 21/336 (2006.01), G03F 1/26 (2012.01)
Déposants : BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015 (CN).
CHONGQING BOE OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; No.5-12 Yunhan Rd., Shuitu Hi-tech Industrial Zone Beibei Chongqing 400700 (CN)
Inventeurs : LI, Zhe; (CN).
SHANG, Fei; (CN).
QIU, Haijun; (CN)
Mandataire : LIU, SHEN & ASSOCIATES; 10th Floor, Building 1, 10 Caihefang Road Haidian District Beijing 100080 (CN)
Données relatives à la priorité :
201510030108.X 21.01.2015 CN
Titre (EN) THIN FILM TRANSISTOR STRUCTURE AND PREPARATION METHOD THEREFOR, ARRAY SUBSTRATE AND MASK PLATE
(FR) TRANSISTOR À COUCHES MINCES ET PROCÉDÉ DE FABRICATION DE CELUI-CI, SUBSTRAT DE MATRICE ET PLAQUE DE MASQUAGE
(ZH) 薄膜晶体管结构及其制备方法、阵列基板、掩模板
Abrégé : front page image
(EN)A thin film transistor structure and a preparation method therefor, an array substrate and a mask plate. A thin film transistor structure (20) comprises a source electrode (21) and a drain electrode (22) which are arranged in the same layer, wherein the source electrode (21) comprises a first bending part (23), the drain electrode (22) comprises a second bending part (23), and the first bending part (23) and the second bending part (24) are nested with each other and are separated.
(FR)L'invention concerne une structure de transistor à couches minces et un procédé de fabrication de celle-ci, un substrat de matrice et une plaque de masquage. La structure (20) de transistor à couches minces comprend une électrode de source (21) et une électrode de drain (22) qui sont aménagées dans la même couche, l'électrode de source (21) comprenant une première partie de flexion (23), l'électrode de drain (22) comprenant une deuxième partie de flexion (23), la première partie de flexion (23) et la deuxième partie de flexion (24) s'emboîtant l'une dans l'autre et étant séparées.
(ZH)一种薄膜晶体管结构及其制备方法、阵列基板、掩模板。所述薄膜晶体管结构(20)包括:同层设置的源极(21)和漏极(22),其中,所述源极(21)包括第一弯折部(23),所述漏极(22)包括第二弯折部(23),所述第一弯折部(23)与所述第二弯折部(24)彼此套嵌且间隔开。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)