WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016114961) SYSTÈMES ET PROCÉDÉS POUR FOURNIR UNE EXTENSION DE CACHE DYNAMIQUE DANS UNE ARCHITECTURE DE PROCESSEURS HÉTÉROGÈNE À MULTIPLES GRAPPES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/114961    N° de la demande internationale :    PCT/US2016/012374
Date de publication : 21.07.2016 Date de dépôt international : 06.01.2016
Demande présentée en vertu du Chapitre 2 :    24.10.2016    
CIB :
G06F 9/50 (2006.01), G06F 12/08 (2006.01)
Déposants : QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714 (US)
Inventeurs : PARK, Hee Jun; (US).
VANKA, Krishna Vsssr; (US).
AMBAPURAM, Sravan Kumar; (US).
AGARWAL, Shirish Kumar; (US).
NAMJOSHI, Ashvinkumar; (US).
BHUTADA, Harshad; (US)
Mandataire : WIGMORE, Steven P.; (US)
Données relatives à la priorité :
14/595,998 13.01.2015 US
Titre (EN) SYSTEMS AND METHODS FOR PROVIDING DYNAMIC CACHE EXTENSION IN A MULTI-CLUSTER HETEROGENEOUS PROCESSOR ARCHITECTURE
(FR) SYSTÈMES ET PROCÉDÉS POUR FOURNIR UNE EXTENSION DE CACHE DYNAMIQUE DANS UNE ARCHITECTURE DE PROCESSEURS HÉTÉROGÈNE À MULTIPLES GRAPPES
Abrégé : front page image
(EN)A dynamic cache extension in a multi-cluster heterogeneous processor architecture is described: a system includes a first processor cluster having a first level two (L2) cache and a second processor cluster having a second L2 cache. The system further comprises a controller in communication with the first and second L2 caches. The controller receives a processor workload input and a cache workload input from the first processor cluster. Based on processor workload input and the cache workload input, the cache controller determines whether a current task associated with the first processor cluster is limited by a size threshold of the first L2 cache or a performance threshold of the first processor cluster. If the current task is limited by the size threshold of the first L2 cache, the controller uses at least a portion of the second L2 cache as an extension of the first L2 cache.
(FR)L'invention concerne une extension de cache dynamique dans une architecture de processeurs hétérogène à multiples grappes : un système comprend une première grappe de processeurs ayant un premier cache de niveau 2 (L2) et une deuxième grappe de processeurs ayant un deuxième cache L2. Le système comprend aussi un gestionnaire en communication avec les premier et deuxième caches L2. Le gestionnaire reçoit une entrée de charge de travail de processeur et une entrée de charge de travail de cache de la première grappe de processeurs. En fonction de l'entrée de charge de travail de processeur et de l'entrée de charge de travail de cache, le gestionnaire de cache détermine si une tâche actuelle associée à la première grappe de processeurs est limitée par un seuil de taille du premier cache L2 ou un seuil de performance de la première grappe de processeurs. Si la tâche actuelle est limitée par le seuil de taille du premier cache L2, le gestionnaire utilise au moins une partie du deuxième cache L2 comme extension du premier cache L2.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)