WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016114131) DISPOSITIF À SEMI-CONDUCTEURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/114131    N° de la demande internationale :    PCT/JP2016/000134
Date de publication : 21.07.2016 Date de dépôt international : 13.01.2016
CIB :
H01L 27/04 (2006.01), H01L 29/739 (2006.01), H01L 29/78 (2006.01)
Déposants : DENSO CORPORATION [JP/JP]; 1-1, Showa-cho, Kariya-city, Aichi 4488661 (JP)
Inventeurs : SUMITOMO, Masakiyo; (JP)
Mandataire : KIN, Junhi; (JP)
Données relatives à la priorité :
2015-007006 16.01.2015 JP
2015-252136 24.12.2015 JP
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置
Abrégé : front page image
(EN)A semiconductor device is provided with: a semiconductor substrate (10) having a drift layer (11); a base layer (12) on the drift layer; a collector layer (23) and cathode layer (24) formed on the drift layer on the opposite side from the base layer side; a plurality of trenches (13) extending through the base layer to the drift layer, said trenches (13) being formed along one direction; gate electrodes (19) formed inside the trenches with gate insulating films (18) interposed therebetween; and an emitter region (14) formed on the surface-layer section of the base layer, said emitter region (14) contacting the trenches. The semiconductor device has: an IGBT region (1a) having the emitter region; and an FWD region (1b) in which an injection suppression region (16) and a contact region (17) are formed alternatingly along the one direction on the surface-layer section of the base layer.
(FR)La présente invention concerne un dispositif à semi-conducteurs pourvu : d'un substrat semi-conducteur (10) comportant une couche de dérive (11) ; d'une couche de base (12) située sur la couche de dérive ; d'une couche de collecteur (23) et d'une couche de cathode (24) formées sur la couche de dérive sur le côté opposé au côté couche de base ; d'une pluralité de tranchées (13) s'étendant à travers la couche de base jusqu'à la couche de dérive, lesdites tranchées (13) étant formées le long d'une direction ; d'électrodes de grille (19) formées à l'intérieur des tranchées, des films d'isolation de grille (18) étant interposés entre ces dernières ; et d'une région émettrice (14) formée sur la section de couche superficielle de la couche de base, ladite région émettrice (14) contactant les tranchées. Le dispositif à semi-conducteurs comporte : une région IGBT (1a) comportant la région émettrice ; et une région FWD (1b) dans laquelle une région de suppression d'injection (16) et une région de contact (17) sont formées de façon alternée le long de ladite direction sur la section de couche superficielle de la couche de base.
(JA) 半導体装置は、ドリフト層(11)を有する半導体基板(10)と、前記ドリフト層上のベース層(12)と、前記ドリフト層のうちの前記ベース層側と反対側に形成されたコレクタ層(23)およびカソード層(24)と、前記ベース層を貫通して前記ドリフト層に達し、一方向に沿って形成された複数のトレンチ(13)と、前記トレンチ内にゲート絶縁膜(18)を介して形成されたゲート電極(19)と、前記ベース層の表層部に形成され、前記トレンチと接するエミッタ領域(14)とを備える。前記半導体基板は、前記エミッタ領域を有するIGBT領域(1a)と、前記ベース層の表層部に注入抑制領域(16)とコンタクト領域(17)とが前記一方向に沿って交互に形成されたFWD領域(1b)とを有する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)