WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016113826) SYSTÈME DE DISPOSITIF DE MÉMOIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/113826    N° de la demande internationale :    PCT/JP2015/006433
Date de publication : 21.07.2016 Date de dépôt international : 24.12.2015
CIB :
G06F 12/16 (2006.01)
Déposants : DENSO CORPORATION [JP/JP]; 1-1, Showa-cho, Kariya-city, Aichi 4488661 (JP).
SEIKO EPSON CORPORATION [JP/JP]; 4-1,Nishishinjuku 2-chome, Shinjuku-ku, Tokyo 1630811 (JP)
Inventeurs : YOSHIDA, Naoki; (JP).
NAKAJIMA, Kiminori; (JP)
Mandataire : KIN, Junhi; (JP)
Données relatives à la priorité :
2015-007031 16.01.2015 JP
Titre (EN) MEMORY DEVICE SYSTEM
(FR) SYSTÈME DE DISPOSITIF DE MÉMOIRE
(JA) メモリ装置システム
Abrégé : front page image
(EN)This memory device system is provided with a first memory (1), a second memory (2), a first register (3), a second register (4), a comparator (5), a transfer register (6), an error data register (7), an error address register (8), a parity calculation unit (9), and a control unit (10). If the parity calculation unit determines that there is a parity match, the control unit causes the transfer register to transmit all the data stored in the transfer register to an external circuit (12). If the parity calculation unit determines that there is no parity match, then the control unit replaces the data at the address stored in the error address register with the data stored in the error data register, then causes the parity calculation unit to determine again whether there is a parity match, and causes the transfer register to transmit all the data stored in the transfer register to the external circuit if the parity calculation unit determines that there is a parity match.
(FR)Selon la présente invention, ce système de dispositif de mémoire est pourvu d'une première mémoire (1), d'une seconde mémoire (2), d'un premier registre (3), d'un second registre (4), d'un comparateur (5), d'un registre de transfert (6), d'un registre de données d'erreur (7), d'un registre d'adresse d'erreur (8), d'une unité de calcul de parité (9), et d'une unité de commande (10). Si l'unité de calcul de parité détermine qu'il existe une correspondance de parité, l'unité de commande amène le registre de transfert à transmettre toutes les données stockées dans le registre de transfert à un circuit externe (12). Si l'unité de calcul de parité détermine qu'il n'y a pas de correspondance de parité, alors l'unité de commande remplace les données au niveau de l'adresse stockée dans le registre d'adresse d'erreur avec les données stockées dans le registre de données d'erreur, ce qui amène ensuite l'unité de calcul de parité à déterminer à nouveau si il y a une correspondance de parité, et ce qui amène le registre de transfert à transmettre toutes les données stockées dans le registre de transfert au circuit externe si l'unité de calcul de parité détermine qu'il y a une correspondance de parité.
(JA) メモリ装置システムは、第1メモリ(1)と、第2メモリ(2)と、第1レジスタ(3)と、第2レジスタ(4)と、比較器(5)と、転送レジスタ(6)と、誤データレジスタ(7)と、誤アドレスレジスタ(8)と、パリティ演算部(9)と、制御部(10)と、を備える。制御部は、パリティ演算部が一致していると判定した際には転送レジスタに全てのデータを外部回路(12)に送信させ、パリティ演算部が一致していないと判定した際には、誤アドレスレジスタに格納されているアドレスのデータを誤データレジスタに格納されているデータに差し替えた後、再びパリティ演算部に判定させ、パリティ演算部が一致していると判定した際も転送レジスタに全てのデータを外部回路に送信させる。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)