WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016113640) LIBÉRATION DE CONTRAINTE DANS DES RÉGIONS DE TRANSISTORS MOS DE TYPE P
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/113640    N° de la demande internationale :    PCT/IB2016/050018
Date de publication : 21.07.2016 Date de dépôt international : 04.01.2016
CIB :
H01L 21/336 (2006.01), H01L 29/78 (2006.01)
Déposants : INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road Armonk, New York 10504 (US).
IBM UNITED KINGDOM LIMITED [GB/GB]; PO Box 41, North Harbour Portsmouth Hampshire PO6 3AU (GB) (MG only).
IBM (CHINA) INVESTMENT COMPANY LIMITED [CN/CN]; 25/F, Pangu Plaza No.27, Central North 4th Ring Road, Chaoyang District, Beijing 100101 (CN) (MG only)
Inventeurs : DORIS, Bruce; (US).
RIM, Kern; (US).
REZNICEK, Alexander; (US).
LU, Darsen Duane; (US).
KHAKIFIROOZ, Ali; (US).
CHENG, Kangguo; (US)
Mandataire : WILLIAMS, Julian; (GB)
Données relatives à la priorité :
14/595,316 13.01.2015 US
Titre (EN) STRAIN RELEASE IN PFET REGIONS
(FR) LIBÉRATION DE CONTRAINTE DANS DES RÉGIONS DE TRANSISTORS MOS DE TYPE P
Abrégé : front page image
(EN)A method for fabricating a semiconductor device, includes providing a strained silicon on insulator (SSOI) structure, the SSOI structure comprises, a dielectric layer(20) disposed on a substrate(10), a silicon germanium layer(30) disposed on the dielectric layer(20), and a strained semiconductor material layer(40) disposed directly on the silicon germanium layer(30), forming a plurality of fins(43, 45) on the SSOI structure, forming a gate structure(50) over a portion of at least one fin in a nFET region, forming a gate structure(60) over a portion of at least one fin in a pFET region, removing the gate structure(60) over the portion of the at least one fin in the pFET region, removing the silicon germanium layer(30) exposed by the removing, and forming a new gate structure(90) over the portion of the at least one fin in the pFET region, such that the new gate structure(90) surrounds the portion on all four sides.
(FR)Un procédé de fabrication d'un dispositif à semi-conducteur, comprend la mise à disposition d'une structure contrainte de silicium sur isolant (SSOI), la structure SSOI comprenant, une couche diélectrique (20) disposée sur un substrat (10), une couche de silicium germanium (30) disposée sur la couche diélectrique (20), et une couche de matériau semi-conducteur contraint (40) disposée directement sur la couche de silicium-germanium (30), la formation d'une pluralité d'ailettes (43, 45) sur la structure SSOI, la formation d'une structure de grille (50) sur une partie d'au moins une ailette dans un région de transistor MOS de type n, la formation d'une structure de grille (60) sur une partie d'au moins une ailette dans une région de transistor MOS de type p, le retrait de la structure de grille (60) sur la partie d'au moins une ailette dans la région de transistor MOS de type p, le retrait de la couche de silicium-germanium (30) exposée par le retrait, et la formation d'une nouvelle structure de grille (90) sur la partie d'au moins une ailette dans la région pFET, de telle sorte que la nouvelle structure de grille (90) entoure la partie de tous les quatre côtés .
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)