WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016111128) DISPOSITIF DE DÉTECTION DE DÉFAILLANCE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/111128    N° de la demande internationale :    PCT/JP2015/085133
Date de publication : 14.07.2016 Date de dépôt international : 16.12.2015
CIB :
G01K 7/24 (2006.01)
Déposants : HITACHI AUTOMOTIVE SYSTEMS, LTD. [JP/JP]; 2520, Takaba, Hitachinaka-shi, Ibaraki 3128503 (JP)
Inventeurs : HIDA Shinichirou; (JP).
SHIGETA Satoru; (JP)
Mandataire : TODA Yuji; (JP)
Données relatives à la priorité :
2015-000929 06.01.2015 JP
Titre (EN) FAILURE DETECTION DEVICE
(FR) DISPOSITIF DE DÉTECTION DE DÉFAILLANCE
(JA) 故障検出装置
Abrégé : front page image
(EN)The purpose of the present invention is to improve the failure detection precision of a failure detection device. In step S43, a micro-computer 17 reads an input attribute signal 18. In the next step S44, the micro-computer 17 compares a predetermined reference value to the attribute read from the attribute signal 18. The predetermined reference value is an attribute indicated by a resistor 24 connected to a temperature sensor circuit 11, when the temperature sensor circuit 11 is operating normally. In step S45, the micro-computer 17 determines whether the attribute of the resistor 24 is within the detection range 35 indicated in figure 2. If within the detection range 35, the temperature sensor circuit 11 is detected as being normal, and in step S46, information indicating normality is output to a host control device. On the other hand, in step S45, if the attribute exceeds the detection range 35, the temperature sensor circuit 11 is detected as being abnormal, and in step S47, information indicating an abnormality is output to the host control device.
(FR)La présente invention concerne l'amélioration de la précision de détection de défaillance d'un dispositif de détection de défaillance. Dans l'étape S43, un micro-ordinateur (17) lit un signal d'attribut d'entrée (18). Dans l'étape suivante S44, le micro-ordinateur (17) compare une valeur de référence prédéfinie à l'attribut lu à partir du signal d'attribut (18). La valeur de référence prédéfinie est un attribut indiqué par une résistance (24) connectée à un circuit de détection de température (11), lorsque le circuit de détection de température (11) fonctionne normalement. Dans l'étape S45, le micro-ordinateur (17) détermine si l'attribut de la résistance (24) est dans la plage de détection (35) indiquée sur la figure 2. S'il est à l'intérieur de la plage de détection (35), le circuit de détection de température (11) est détecté comme étant normal et, dans l'étape S46, des informations indiquant la normalité sont délivrées en sortie à un dispositif de commande hôte. Par ailleurs, dans l'étape S45, si l'attribut dépasse la plage de détection (35), le circuit de détection de température (11) est détecté comme étant anormal et, dans l'étape S47, des informations indiquant une anomalie sont délivrées en sortie au dispositif de commande hôte.
(JA)本発明は、故障検出装置の故障検出精度の向上を目的とする。 ステップS43では、マイクロコンピュータ17は入力された特性信号18を読み取る。次のステップS44では、マイクロコンピュータ17は特性信号18から読み取った特性と予め定められた基準値を比較する。予め定められた基準値は、温度センサ回路11が正常に動作している場合に、温度センサ回路11に接続された抵抗体24が示す特性である。ステップS45では、マイクロコンピュータ17は抵抗体24の特性が図2に示す検出範囲35内であるかを判定する。検出範囲35内である場合は温度センサ回路11は正常と検出され、ステップS46で上位の制御装置へ正常であることを示す情報を出力する。一方、ステップS45で、検出範囲35を超えた場合は異常と検出され、ステップS47で上位の制御装置へ異常であることを示す情報を出力する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)