WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016110905) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE CONCEPTION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/110905    N° de la demande internationale :    PCT/JP2015/006309
Date de publication : 14.07.2016 Date de dépôt international : 18.12.2015
CIB :
H01L 21/822 (2006.01), G06F 17/50 (2006.01), H01L 21/82 (2006.01), H01L 27/04 (2006.01), H01L 27/06 (2006.01)
Déposants : PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LTD. [JP/JP]; 1-61, Shiromi 2-chome, Chuo-ku, Osaka-shi, Osaka 5406207 (JP)
Inventeurs : NAKANISHI, Kazuyuki; (--).
MATSUOKA, Daisuke; (--)
Mandataire : KAMATA, Kenji; (JP)
Données relatives à la priorité :
2015-002650 08.01.2015 JP
Titre (EN) SEMICONDUCTOR DEVICE AND DESIGN METHOD FOR SAME
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE CONCEPTION
(JA) 半導体装置及びその設計方法
Abrégé : front page image
(EN)A semiconductor device (1) is provided with: a first circuit connected to a grounding power supply line (112); a second circuit connected to a grounding power supply line (122) that is independent of the grounding power supply line (112), and constituted of a plurality of standard cells (23 - 25); and protective circuits connected so as intervene between the first circuit and the second circuit. The protective circuit has: a resistance element (211) connected in series between the first circuit and the second circuit; and a protective element connected so as to intervene between a second circuit side node for the resistance element (211) and the grounding power supply line (122) so as to clamp a potential difference between that node and the grounding power supply line (122) at a prescribed voltage or less. The protective circuits are formed in protective cells (21, 22) that are cells disposed in a domain (20) and having a cell height an integer multiple of that of the standard cells (23 - 25).
(FR)L'invention concerne un dispositif à semi-conducteur (1) qui est pourvu : d'un premier circuit connecté à une ligne d'alimentation électrique de mise à la terre (112); d'un second circuit connecté à une ligne d'alimentation électrique de mise à la terre (122) qui est indépendante de la ligne d'alimentation électrique de mise à la terre (112), et constitué d'une pluralité de cellules standard (23 - 25); et de circuits de protection connectés de manière à intervenir entre le premier circuit et le second circuit. Le circuit de protection présente : un élément de résistance (211) connecté en série entre le premier circuit et le second circuit; et un élément de protection connecté de manière à intervenir entre un nœud côté second circuit de l'élément de résistance (211) et la ligne d'alimentation électrique de mise à la terre (122) de manière à maintenir une différence de potentiel entre ce nœud et la ligne d'alimentation électrique de mise à la terre (122) à une tension inférieure ou égale à une tension prescrite. Les circuits de protection sont formés dans des cellules de protection (21, 22) qui sont des cellules disposées dans un domaine (20) et ayant une hauteur de cellule correspondant à un nombre entier multiple de celle des cellules standard (23 - 25).
(JA) 半導体装置(1)は、接地電源線(112)に接続された第1の回路と、接地電源線(112)と独立の接地電源線(122)に接続され、複数の標準セル(23~25)で構成される第2の回路と、第1の回路及び第2の回路との間に介在して接続された保護回路とを備え、保護回路は、第1の回路と第2の回路との間に直列に接続された抵抗素子(211)と、抵抗素子(211)の第2の回路側のノードと、接地電源線(122)との間に介在して接続され、当該ノードと当該接地電源線(122)との間の電位差を所定の電圧以下にクランプする保護素子とを有し、ドメイン(20)に配置されたセルであって、セル高さが標準セル(23~25)の整数倍のセルである保護セル(21及び22)に形成されている。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)