WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016107336) PROCÉDÉ PERMETTANT DE FABRIQUER UNE ENCAPSULATION SUR TRANCHE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/107336    N° de la demande internationale :    PCT/CN2015/095422
Date de publication : 07.07.2016 Date de dépôt international : 24.11.2015
CIB :
H01L 21/56 (2006.01), H01L 21/50 (2006.01)
Déposants : NANTONG FUJITSU MICROELECTRONICS CO., LTD. [CN/CN]; No. 288, Chongchuan Road, Chongchuan District Nantong, Jiangsu 226006 (CN)
Inventeurs : DING, Wanchun; (CN)
Mandataire : BEIJING ZHILIN HENGYUAN IP FIRM; Room 1509, Unit D, Building 1 No.28 Andingmen East Street, Dongcheng District Beijing 100007 (CN)
Données relatives à la priorité :
201410842488.2 30.12.2014 CN
201410839944.8 30.12.2014 CN
201410844697.0 30.12.2014 CN
Titre (EN) METHOD FOR MANUFACTURING WAFER LEVEL PACKAGE
(FR) PROCÉDÉ PERMETTANT DE FABRIQUER UNE ENCAPSULATION SUR TRANCHE
(ZH) 晶圆级封装的制造方法
Abrégé : front page image
(EN)A method for manufacturing a wafer level package. The method comprises: forming a first photoresist (6) on a first chip (1), forming a plurality of first opening parts (61) on the first photoresist (6) and exposing the functional surface of the first chip (1); forming an under-bump metal layer (11) on the functional surface exposed from the first opening parts (61), and then removing the first photoresist (6); connecting functional bumps (21) of a second chip (2) and the under-bump metal layer (11) on the first chip (1); forming a filling layer (5) between the first chip (1) and the second chip (2); and forming, on the first chip (1), a connecting part (3) with solder balls (4) on the top surface, the top surface of the solder balls (4) being higher than the top surface of the second chip (2). The first chip (1) and the second chip (2) are arranged face to face to form the filling layer (5), and the solder balls (4) are implanted on the connecting part (3) of the first chip (1), so that in the subsequent inversion process of the formed chip structure, the chip structure can be inverted by using the height difference between the solder balls (4) and the second chip (2) and the chip structure is not damaged, the second chip (2) is not damaged during the inversion, and the risk during processing is reduced.
(FR)L'invention concerne un procédé permettant de fabriquer une encapsulation sur tranche. Le procédé consiste à : former une première résine photosensible (6) sur une première puce (1), former une pluralité de premières parties d'ouverture (61) sur la première résine photosensible (6) et exposer la surface fonctionnelle de la première puce (1) ; former une couche métallique sous bosse (11) sur la surface fonctionnelle exposée à partir des premières parties d'ouverture (61) et, ensuite, retirer la première résine photosensible (6) ; relier des bosses fonctionnelles (21) d'une seconde puce (2) et la couche métallique sous bosse (11) sur la première puce (1) ; former une couche de remplissage (5) entre la première puce (1) et la seconde puce (2) ; et former, sur la première puce (1), une partie de raccordement (3) avec des billes de soudure (4) sur la surface supérieure, la surface supérieure des billes de soudure (4) étant plus haute que la surface supérieure de la seconde puce (2). La première puce (1) et la seconde puce (2) sont disposées face à face pour former la couche de remplissage (5) et les billes de soudure (4) sont implantées sur la partie de raccordement (3) de la première puce (1) de telle sorte qu'au cours du processus d'inversion ultérieur de la structure de puce formée, la structure de puce puisse être inversée en utilisant la différence de hauteur entre les billes de soudure (4) et la seconde puce (2) et que la structure de puce ne soit pas endommagée, que la seconde puce (2) ne soit pas endommagée pendant l'inversion et que le risque au cours du traitement soit réduit.
(ZH)一种晶圆级封装的制作方法,在第一芯片(1)上形成第一光刻胶(6),在第一光刻胶(6)上形成多个第一开口部(61),露出第一芯片(1)的功能面;在从多个第一开口部(61)露出的功能面上形成凸点下金属层(11),然后去除第一光刻胶(6);将第二芯片(2)的功能凸点(21)与第一芯片(1)上的凸点下金属层(11)连接;在第一芯片(1)和第二芯片(2)之间形成填充层(5);在第一芯片(1)上形成顶面包含有焊球(4)的连接部件(3),焊球(4)的顶面高于第二芯片(2)的顶面。将第一芯片(1)和第二芯片(2)面对面设置,形成填充层(5);再在第一芯片(1)的连接部件(3)上植焊球(4),由此组成的芯片结构在后续倒装工艺中,利用焊球(4)与第二芯片(2)形成的高度差,就可以将芯片结构倒装,而不破坏芯片结构,倒装时不会损坏第二芯片(2),降低了加工过程中的风险。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)