WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016107234) PROCÉDÉ DE FABRICATION DE TRANSISTOR BIPOLAIRE À GRILLE ISOLÉE LATÉRALEMENT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/107234    N° de la demande internationale :    PCT/CN2015/090965
Date de publication : 07.07.2016 Date de dépôt international : 28.09.2015
CIB :
H01L 29/78 (2006.01), H01L 29/06 (2006.01), H01L 21/336 (2006.01)
Déposants : CSMC TECHNOLOGIES FAB1 CO., LTD. [CN/CN]; No.8 Xinzhou Road Wuxi New District, Jiangsu 214028 (CN)
Inventeurs : HUANG, Feng; (CN).
HAN, Guangtao; (CN).
SUN, Guipeng; (CN).
LIN, Feng; (CN).
ZHAO, Longjie; (CN).
LIN, Huatang; (CN).
ZHAO, Bing; (CN).
LIU, Lixiang; (CN).
PING, Liangliang; (CN).
CHEN, Fengying; (CN)
Mandataire : ADVANCE CHINA IP LAW OFFICE; Room 3901, No. 85 Huacheng Avenue, Tianhe District Guangzhou, Guangdong 510623 (CN)
Données relatives à la priorité :
201410849111.X 30.12.2014 CN
Titre (EN) METHOD FOR MANUFACTURING LATERALLY INSULATED-GATE BIPOLAR TRANSISTOR
(FR) PROCÉDÉ DE FABRICATION DE TRANSISTOR BIPOLAIRE À GRILLE ISOLÉE LATÉRALEMENT
(ZH) 横向绝缘栅双极型晶体管的制造方法
Abrégé : front page image
(EN)The present invention relates to a method for manufacturing a laterally insulated-gate bipolar transistor, comprising: providing a wafer having an N-type buried layer (10), an STI (40), and a first N well (22)/a first P well (24) which are formed successively from above a substrate; depositing and forming a high-temperature oxide film on the first N well (22) of the wafer; performing thermal drive-in on the wafer and performing photoetching and etching on the high-temperature oxide film to form a mini oxide layer (60); performing photoetching and ion implantation so as to form a second N well (32) inside the first N well (22) and second P wells (34) inside the first N well (22) and the first P well (24); then successively forming a gate oxide layer and a polysilicon gate (72), wherein one end of the gate oxide layer and the polysilicon gate (72) extends onto the second P well (34) inside the first N well (22), and the other end extends onto the mini oxide layer (60) on the second N well (32); and photoetching and injecting N-type ions between the mini oxide layer (60) and the STI (40) adjacent to the mini oxide layer (60) to form a drain electrode, and at the same time forming a source electrode (51) inside the second P well (34).
(FR)La présente invention concerne un procédé de fabrication d'un transistor bipolaire à grille isolée latéralement, comprenant les étapes consistant à : fournir une plaquette présentant une couche enterrée de type N (10), un STI (40), et un premier puits N (22)/un premier puits P (24) qui sont formés successivement à partir d'au-dessus d'un substrat; déposer et former un film d'oxyde à haute température sur le premier puits N (22) de la tranche; effectuer un entraînement thermique sur la tranche et réaliser une photogravure et une gravure sur le film d'oxyde à haute température de façon à former une mini couche d'oxyde (60); effectuer une photogravure et une implantation d'ions de manière à former un second puits N (32) à l'intérieur du premier puits N (22) et des seconds puits P (34) à l'intérieur du premier puits N (22) et du premier puits P (24); puis former successivement une couche d'oxyde de grille et une grille de polysilicium (72), une extrémité de la couche d'oxyde de grille et de la grille de polysilicium (72) s'étendant sur le second puits P (34) à l'intérieur du premier puits N (22), et l'autre extrémité s'étendant sur la mini couche d'oxyde (60) sur le second N puits (32); et photograver et injecter des ions de type N entre la mini couche d'oxyde (60) et le STI (40) adjacent à la mini couche d'oxyde (60) de manière à former une électrode de drain, et en même temps former une électrode de source (51) à l'intérieur du second puits P (34).
(ZH)本发明涉及一种横向绝缘栅双极型晶体管的制造方法,包括:提供衬底往上依次形成有N型埋层(10)、STI(40)、第一N阱(22)/第一P阱(24)的晶圆;在晶圆第一N阱(22)上淀积形成高温氧化膜;对晶圆进行热推阱并对高温氧化膜进行光刻和刻蚀,形成迷你氧化层(60);进行光刻和离子注入,从而在第一N阱(22)内形成第二N阱(32),以及在第一N阱(22)和第一P阱(24)内形成第二P阱(34);在依次形成栅氧化层和多晶硅栅(72),栅氧化层和多晶硅栅(72)一端延伸至第一N阱(22)内的第二P阱(34)上,另一端延伸至第二N阱(32)上的迷你氧化层(60)上;光刻并迷你氧化层(60)、与迷你氧化层(60)相邻的STI(40)间注入N型离子,形成漏极,同时在第二P阱(34)内形成源极(51)。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)