WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016107043) SUBSTRAT À MATRICE ET DISPOSITIF D’AFFICHAGE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/107043    N° de la demande internationale :    PCT/CN2015/078676
Date de publication : 07.07.2016 Date de dépôt international : 11.05.2015
CIB :
G09G 3/20 (2006.01)
Déposants : BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; No.10, Jiuxianqiao Road, Chaoyang District Beijing 100015 (CN)
Inventeurs : NAGAYAMA, Kazuyoshi; (CN).
SONG, Song; (CN)
Mandataire : CHINA PATENT AGENT (H.K.) LTD.; 22/F, Great Eagle Centre 23 Harbour Road, Wanchai Hong Kong (CN)
Données relatives à la priorité :
201510004124.1 04.01.2015 CN
Titre (EN) ARRAY SUBSTRATE AND DISPLAY DEVICE
(FR) SUBSTRAT À MATRICE ET DISPOSITIF D’AFFICHAGE
(ZH) 阵列基板和显示装置
Abrégé : front page image
(EN)An array substrate and a display device. The array substrate comprises a plurality of pixel units which are arranged in an array, and a plurality of shift register units, each of which corresponds to a row of pixel units, wherein the shift register unit which corresponds to any row of pixel units comprises: row shared modules (X1-X5) located outside a display area of the array substrate, input ends of the row shared modules (X1-X5) being connected to a clock signal line (CLK) and gate signal lines (G1-G5) in the previous row, and output ends thereof being connected to pull-up control signal lines (C1A-C5A) in this row and pull-down control signal lines (C1B-C5B) in this row; output pull-up modules (U1-1-U5-1) located in the display area of the array substrate, the output pull-up modules (U1-1-U5-1) being connected to the pull-up control signal lines (C1A-C5A) in this row and the gate signal lines (G1-G5) in this row; and output pull-down modules (D1-2-D5-2) located in the display area of the array substrate, the output pull-down modules (D1-2-D5-2) being connected to the pull-down control signal lines (C1B-C5B) in this row and the gate signal lines (G1-G5) in this row. The present invention can solve the problem that the frame narrowing is restricted by a gate driver.
(FR)La présente invention concerne un substrat à matrice et un dispositif d’affichage. Le substrat à matrice comprend une pluralité d’unités de pixel qui sont disposées dans une matrice, et une pluralité d’unités de registre à décalage dont chacune correspond à une rangée d’unités de pixel, l’unité de registre à décalage qui correspond à une rangée d’unités de pixel comprend : des modules partagés de rangée (X1-X5) situés en dehors d’une zone d’affichage du substrat à matrice, des extrémités d’entrée des modules partagés de rangée (X1-X5) étant connectées à une ligne de signal d’horloge (CLK) et à des lignes de signal de grille (G1-G5) dans la rangée précédente, et des extrémités de sortie desdits modules étant connectées à des lignes de signal de commande de tirage vers le haut (C1A-C5A) dans cette rangée et à des lignes de signal de commande de tirage vers le bas (C1B-C5B) dans cette rangée ; des modules de tirage vers le haut de sortie (U1-1-U5-1) situés dans la zone d’affichage du substrat à matrice, les modules de tirage vers le haut de sortie (U1-1-U5-1) étant connectés aux lignes de signal de commande de tirage vers le haut (C1A-C5A) dans la rangée et aux lignes de signal de grille (G1-G5) dans cette rangée ; et des modules de tirage vers le bas de sortie (D1-2-D5-2) situés dans la zone d’affichage du substrat à matrice, les modules de tirage vers le bas de sortie (D1-2-D5-2) étant connectés aux lignes de signal de commande de tirage vers le bas (C1B-C5B) dans cette rangée et aux lignes de signal de grille (G1-G5) dans cette rangée. La présente invention peut résoudre le problème selon lequel le rétrécissement du cadre est restreint par un circuit de commande de grille.
(ZH)一种阵列基板和显示装置,该阵列基板包括阵列设置的多个像素单元以及每个对应一行像素单元的多个移位寄存器单元,与任一行像素单元对应的移位寄存器单元包括:位于所述阵列基板的显示区之外的行共用模块(X1—X5),所述行共用模块(X1—X5)的输入端与时钟信号线(CLK)以及上一行的栅信号线(G1—G5)相连,输出端与本行的上拉控制信号线(C1A—C5A)以及本行的下拉控制信号线相连(C1B—C5B);位于所述阵列基板的显示区之内的输出上拉模块(U1-1—U5-1),所述输出上拉模块(U1-1—U5-1)与本行的所述上拉控制信号线(C1A—C5A)以及本行的栅信号线(G1—G5)相连;位于所述阵列基板的显示区之内的输出下拉模块(D1-2—D5-2),所述输出下拉模块(D1-2—D5-2)与本行的所述下拉控制信号线(C1B—C5B)以及本行的栅信号线相连(G1—G5)。其可以解决栅极驱动器制约边框窄化的问题。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)