WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016106891) SUBSTRAT DE RÉSEAU, DISPOSITIF D'AFFICHAGE ET PROCÉDÉ DE PRÉPARATION D'UN SUBSTRAT DE RÉSEAU
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/106891    N° de la demande internationale :    PCT/CN2015/071164
Date de publication : 07.07.2016 Date de dépôt international : 21.01.2015
CIB :
H01L 27/02 (2006.01), H01L 21/77 (2006.01)
Déposants : SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; No.9-2,Tangming Rd, Guangming New District Shenzhen, Guangdong 518132 (CN)
Inventeurs : LIU, Huan; (CN)
Mandataire : GUANGZHOU SCIHEAD PATENT AGENT CO.. LTD; Room 1508, Huihua Commercial & Trade Building No. 80, XianLie Zhong Road, Yuexiu Guangzhou, Guangdong 510070 (CN)
Données relatives à la priorité :
201410855413.8 31.12.2014 CN
Titre (EN) ARRAY SUBSTRATE, DISPLAY DEVICE AND PREPARATION METHOD FOR ARRAY SUBSTRATE
(FR) SUBSTRAT DE RÉSEAU, DISPOSITIF D'AFFICHAGE ET PROCÉDÉ DE PRÉPARATION D'UN SUBSTRAT DE RÉSEAU
(ZH) 阵列基板、显示装置及阵列基板的制备方法
Abrégé : front page image
(EN)An array substrate (10), a display device (1) and a preparation method for the array substrate (10). The array substrate (10) comprises: a substrate body (110), and a thin film transistor (100) and a pull-down capacitor (200) which are arranged on the same surface of the substrate body (110), wherein the pull-down capacitor (200) is arranged close to the thin film transistor (100). The thin film transistor (100) comprises: a grid electrode (120), a grid electrode insulation layer (130) and a channel layer (140) which are arranged on the surface of the substrate body (110) in sequence in a laminated manner; a source electrode (150) and a drain electrode (160), wherein the source electrode (150) and the drain electrode (160) are arranged on the channel layer (140), and the source electrode (150) and the drain electrode (160) are arranged at an interval; and a passivation layer (170) arranged on the source electrode (150), the drain electrode (160) and the channel layer (140) in a laminated manner, a penetration hole (171) being arranged on the passivation layer (170), the penetration hole (171) being arranged corresponding to the drain electrode (160), and a pixel electrode (300) being connected to the drain electrode (60) through the penetration hole (171). The pull-down capacitor (200) comprises: a first conductive layer (210), a first isolation layer (220), a filling layer (230), a second isolation layer (240) and a second conductive layer (250) which are arranged on the surface of the substrate body (110) in a laminated manner, wherein the sum of the thickness of the filling layer (230) and the thickness of the first isolation layer (220) is greater than the sum of the thickness of the drain electrode (160) and the thickness of the channel layer (140), so that the second conductive layer (250) and the pixel electrode (300) are positioned in different planes.
(FR)L’invention concerne un substrat de réseau (10), un dispositif d’affichage (1) et un procédé de fabrication du substrat de réseau (10). Le substrat de réseau (10) comprend : un corps de substrat (110) ainsi qu'un transistor à couches minces (100) et un condensateur abaisseur de tension (200) qui sont agencés sur la même surface du corps de substrat (110), le condensateur abaisseur de tension (200) étant disposé à proximité du transistor à couches minces (100). Le transistor à couches minces (100) comprend : une électrode grille (120), une couche d'isolation d'électrode de grille (130) et une couche de canal (140) qui sont agencées en séquence de manière stratifiée sur la surface du corps de substrat (110) ; une électrode source (150) et une électrode déversoir (160), l'électrode source (150) et l'électrode déversoir (160) étant disposées sur la couche de canal (140), et l'électrode source (150) ainsi que l'électrode déversoir (160) étant disposées à un certain intervalle ; et une couche de passivation (170) agencée de manière stratifiée sur l'électrode source (150), l'électrode déversoir (160) et la couche de canal (140), un trou de pénétration (171) étant ménagé sur la couche de passivation (170), le trou de pénétration (171) étant ménagé de manière à correspondre à l'électrode déversoir (160), et une électrode de pixel (300) étant raccordée à l'électrode déversoir (60) à travers le trou de pénétration (171). Le condensateur abaisseur de tension (200) comprend : une première couche conductrice (210), une première couche d'isolation (220), une couche de remplissage (230), une seconde couche d'isolation (240) et une seconde couche conductrice (250) qui sont disposées de manière stratifiée sur la surface du corps de substrat (110), la somme de l'épaisseur de la couche de remplissage (230) et de l'épaisseur de la première couche d'isolation (220) étant supérieure à la somme de l'épaisseur de l'électrode déversoir (160) et de l'épaisseur de la couche de canal (140) de telle sorte que la seconde couche conductrice (250) et l'électrode de pixel (300) soient positionnées dans des plans différents.
(ZH)一种阵列基板(10)、显示装置(1)和阵列基板(10)的制备方法。阵列基板(10)包括:基板(110),以及设置在基板(110)同一表面上的薄膜晶体管(100)及下拉电容(200),下拉电容(200)邻近薄膜晶体管(100)设置;薄膜晶体管(100)包括:依次层叠设置在基板(110)的表面上的栅极(120)、栅极绝缘层(130)及沟道层(140);源极(150)和漏极(160),源极(150)和漏极(160)设置在沟道层(140)上,且源极(150)与漏极(160)间隔设置;钝化层(170),层叠设置在源极(150)、漏极(160)及沟道层(140)上,钝化层(170)上设置贯穿孔(171),贯穿孔(171)对应漏极(160)设置,像素电极(300)通过贯穿孔(171)与漏极(160)相连;下拉电容(200)包括:依次层叠设置在基板(110)的表面上的第一导电层(210)、第一隔离层(220)、填充层(230)、第二隔离层(240)及第二导电层(250);所述填充层(230)的厚度与所述第一隔离层(220)的厚度之和大于漏极(160)与沟道层(140)的厚度之和,以使第二导电层(250)与像素电极(300)位于不同的平面内。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)