WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016106828) STRUCTURE ET PROCÉDÉ DE FABRICATION DE PRODUIT AU POLYSILICIUM BASSE TEMPÉRATURE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/106828    N° de la demande internationale :    PCT/CN2015/070524
Date de publication : 07.07.2016 Date de dépôt international : 12.01.2015
CIB :
H01L 27/12 (2006.01), H01L 27/32 (2006.01), G02F 1/1362 (2006.01), H01L 21/77 (2006.01)
Déposants : SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; SHI, Beina No.9-2, Tangming Rd, Guangming New District Shenzhen, Guangdong 518132 (CN)
Inventeurs : TIAN, Yong; (CN).
ZHAO, Mang; (CN)
Mandataire : ESSEN PATENT&TRADEMARK AGENCY; Hailrun Complex Block A Room 1709-1711 No.6021 Shennan Blvd, Futian District Shenzhen, Guangdong 518040 (CN)
Données relatives à la priorité :
201410852082.2 31.12.2014 CN
Titre (EN) LOW TEMPERATURE POLY-SILICON PRODUCT STRUCTURE AND MANUFACTURING METHOD
(FR) STRUCTURE ET PROCÉDÉ DE FABRICATION DE PRODUIT AU POLYSILICIUM BASSE TEMPÉRATURE
(ZH) 低温多晶硅(LTPS)产品结构及制造方法
Abrégé : front page image
(EN)A low temperature poly-silicon (LTPS) product structure and manufacturing method, the structure comprising: a substrate (11), an N-channel metal oxide semiconductor (NMOS) (41) and a P-channel metal oxide semiconductor (PMOS) (42) on the substrate (11); a first metal layer (19) located on a gate electrode insulation layer (17) of the NMOS (41) and the PMOS (42) and used for forming a gate electrode and at least one first wire (55); a second metal layer (20) used for forming a drain electrode and a source electrode of the NMOS (41) and the PMOS (42) and at least one second wire (35); an interlayer insulation layer (18) located on the first metal layer (19) and the gate electrode insulation layer (17); at least one channel (50), used for exposing one endpoint of the first wire (55), avoiding interference among wires, and improving product quality.
(FR)L'invention concerne une structure et un procédé de fabrication d'un produit au polysilicium basse température (LTPS), la structure comportant : un substrat (11), un semi-conducteur à oxyde de métal à canal N (NMOS) (41) et un semi-conducteur à oxyde de métal à canal P (PMOS) (42) sur le substrat (11) ; une première couche métallique (19) située sur une couche d'isolation d'électrode de grille (17) du MOS à canal N (41) et du MOS à canal P (42) et utilisée pour former une électrode de grille et au moins un premier fil (55) ; une seconde couche métallique (20) utilisée pour former une électrode déversoir et une électrode de source du MOS à canal N (41) et du MOS à canal P (42) et au moins un second fil (35) ; une couche d'isolation intermédiaire (18) située sur la première couche métallique (19) et la couche d'isolation d'électrode de grille (17) ; au moins un canal (50), utilisé pour faire apparaître un point d'extrémité du premier fil (55), pour éviter des interférences entre fils et pour améliorer la qualité du produit.
(ZH)一种低温多晶硅(LTPS)产品结构及制造方法,结构包括:基材(11),位于基材(11)上的NMOS(41)和PMOS(42);第一金属层(19),位于NMOS(41)和PMOS(42)的栅极绝缘层(17)上,第一金属层(19)用于形成栅极以及用于形成至少一第一走线(55);第二金属层(20),用于形成NMOS(41)和PMOS(42)的漏极和源极以及至少一第二走线(35);层间绝缘层(18),位于第一金属层(19)以及栅极绝缘层(17)上;至少一挖槽(50),用以曝露第一走线(55)的一端点,避免走线间的干扰,以提升产品的品质。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)