Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2016097807 - POLITIQUE DE REMPLACEMENT DE CACHE PRENANT EN COMPTE LE TYPE D'ACCÈS MÉMOIRE

Numéro de publication WO/2016/097807
Date de publication 23.06.2016
N° de la demande internationale PCT/IB2014/003221
Date du dépôt international 14.12.2014
CIB
G06F 12/08 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12Accès à, adressage ou affectation dans des systèmes ou des architectures de mémoires
02Adressage ou affectation; Réadressage
08dans des systèmes de mémoires hiérarchiques, p.ex. des systèmes de mémoire virtuelle
CPC
G06F 12/08
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
G06F 12/0862
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
0862with prefetch
G06F 12/0864
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
0864using pseudo-associative means, e.g. set-associative or hashing
G06F 12/0871
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
0866for peripheral storage systems, e.g. disk cache
0871Allocation or management of cache space
G06F 12/0877
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
0877Cache access modes
G06F 12/0895
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
12Accessing, addressing or allocating within memory systems or architectures
02Addressing or allocation; Relocation
08in hierarchically structured memory systems, e.g. virtual memory systems
0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
0893Caches characterised by their organisation or structure
0895of parts of caches, e.g. directory or tag array
Déposants
  • VIA ALLIANCE SEMICONDUCTOR CO., LTD. [CN]/[CN]
Inventeurs
  • HOOKER, Rodney, E.
  • EDDY, Colin
  • REED, Douglas, R.
  • GREER, John, Michael
  • PARKS, Terry
Données relatives à la priorité
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) CACHE REPLACEMENT POLICY THAT CONSIDERS MEMORY ACCESS TYPE
(FR) POLITIQUE DE REMPLACEMENT DE CACHE PRENANT EN COMPTE LE TYPE D'ACCÈS MÉMOIRE
Abrégé
(EN)
An associative cache memory (102), comprising: an array (104) of storage elements (112) arranged as M sets by N ways; an allocation unit (106) allocates the storage elements (112) in response to memory accesses (122) that miss in the cache memory (102). Each memory access (122) selects a set. Each memory access (122) has an associated memory access type (MAT) (101) of a plurality of predetermined MATs (101). Each valid storage element (112) has an associated MAT (101); a mapping (108) that includes, for each MAT (101), a MAT priority (3277). In response to a memory access (122) that misses in the array (104), the allocation unit (106): determines a most eligible way and a second most eligible way of the selected set for replacement based on a replacement policy; and replaces the second most eligible way rather than the most eligible way when the MAT priority (3277) of the most eligible way is greater than the MAT priority (3277) of the second most eligible way.
(FR)
Dans cette invention, une mémoire cache associative (102) comprend : un réseau (104) d'éléments de mémorisation (112) prenant la forme de M ensembles sur N voies ; et une unité d'attribution (106) qui attribue les éléments de mémorisation (112) en réponse aux accès mémoire (122) qui manquent dans la mémoire cache (102). Chaque accès mémoire (122) sélectionne un ensemble. Chaque accès mémoire (122) est associé à un type d'accès mémoire (MAT) (101) d'une pluralité de MAT (101) prédéfinis. Chaque élément de mémorisation (112) valide est associé à un MAT (101). Une table de correspondances (108) comprend, pour chaque MAT (101), une priorité de MAT (3277). En réponse à un accès mémoire (122) qui manque dans le réseau (104), l'unité d'attribution (106) : détermine la voie la plus adaptée et la seconde voie la plus adaptée de l'ensemble choisi pour le remplacement sur la base d'une politique de remplacement ; et remplace la seconde voie la plus adaptée plutôt que la voie la plus adaptée lorsque la priorité de MAT (3277) de la voie la plus adaptée est supérieure à la priorité de MAT (3277) de la seconde voie la plus adaptée.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international