WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016048592) INSTRUCTIONS, SYSTÈMES, PROCÉDÉS ET PROCESSEURS DE CLÔTURE DE MÉMOIRE PERSISTANTE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/048592    N° de la demande internationale :    PCT/US2015/047741
Date de publication : 31.03.2016 Date de dépôt international : 31.08.2015
CIB :
G06F 9/30 (2006.01), G06F 12/08 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054 (US)
Inventeurs : WANG, Cheng; (US).
WU, Youfeng; (US).
SANKARAN, Rajesh M.; (US)
Mandataire : VECCHIA, Brent E.; (US)
Données relatives à la priorité :
14/498,178 26.09.2014 US
Titre (EN) PERSISTENT STORE FENCE PROCESSORS, METHODS, SYSTEMS, AND INSTRUCTIONS
(FR) INSTRUCTIONS, SYSTÈMES, PROCÉDÉS ET PROCESSEURS DE CLÔTURE DE MÉMOIRE PERSISTANTE
Abrégé : front page image
(EN)A processor of an aspect includes a decode unit to decode a persistent store fence instruction. The processor also includes a memory subsystem module coupled with the decode unit. The memory subsystem module, in response to the persistent store fence instruction, is to ensure that a given data corresponding to the persistent store fence instruction is stored persistently in a persistent storage before data of all subsequent store instructions is stored persistently in the persistent storage. The subsequent store instructions occur after the persistent store fence instruction in original program order. Other processors, methods, systems, and articles of manufacture are also disclosed.
(FR)L'invention concerne, selon un aspect, un processeur qui comprend une unité de décodage destinée à décoder une instruction de clôture de mémoire persistante. Le processeur comprend également un module de sous-système de mémoire couplé à l'unité de décodage. Le module de sous-système de mémoire, en réponse à l'instruction de clôture de mémoire persistante, doit garantir qu'une donnée spécifique, correspondant à l'instruction de clôture de mémoire persistante, est mémorisée de manière persistante dans un stockage persistant, avant que les données de toutes les instructions de mémoire suivantes ne soient mémorisées de façon persistante dans le stockage persistant. Les instructions de mémoire suivantes se produisent après l'instruction de clôture de mémoire persistante dans l'ordre du programme d'origine. L'invention concerne également d'autres processeurs, procédés, systèmes et articles manufacturés.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)