WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016041044) PROCÉDÉ DE PRODUCTION DE DISPOSITIFS OPTO-ÉLECTRONIQUES III-V INTÉGRÉS DANS DU SILICIUM
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/041044    N° de la demande internationale :    PCT/BR2015/050157
Date de publication : 24.03.2016 Date de dépôt international : 18.09.2015
CIB :
H01L 27/01 (2006.01), H01L 21/822 (2006.01), H01L 21/70 (2006.01), H01L 21/36 (2006.01)
Déposants : CENTRO NACIONAL DE PESQUISA EM ENERGIA E MATERIAIS [BR/BR]; Rua Giuseppe Máximo Scolfaro, 10.000, Guará, Barão Geraldo 13083-100 Campinas, SP (BR)
Inventeurs : FRIEDRICH DENEKE, Christoph; (BR).
FILIPE COVRE DA SILVA, Saimon; (BR)
Mandataire : VAZ E DIAS ADVOGADOS & ASSOCIADOS; Rua Da Assembleia 10/1504, Centro 20011000 Rio De Janeiro (BR)
Données relatives à la priorité :
102014023333-4 19.09.2014 BR
Titre (EN) PROCESS FOR PRODUCTION OF SILICON-INTEGRATED III-V OPTOELECTRONIC DEVICES
(FR) PROCÉDÉ DE PRODUCTION DE DISPOSITIFS OPTO-ÉLECTRONIQUES III-V INTÉGRÉS DANS DU SILICIUM
(PT) PROCESSO PARA. PRODUÇÃO DE DISPOSITIVOS OPTOELETRONICOS III-V INTEGRADOS EM SILÍCIO
Abrégé : front page image
(EN)The present invention relates to a process that allows the growth of integrated semiconductor devices of high quality, good efficiency and low cost on heterostructures of III-V materials on virtual substrates, prepared using epitaxial deposition techniques (2), such as MBE or chemical vapour phase deposition. The use of nanomembranes (8) as virtual substrates eliminates recurring problems encountered in the customary production of these devices, such as a lack of compatability between network parameters and thermal expansion coefficients, in the case of direct growth, and disintegration of the device during etching, encountered in the transfer of the prepared device by epitaxial lift-off. The process consists in the deposition of a sacrificial layer (4) and a thin film (6) on a suitable substrate (1). The sacrificial layer (6) is removed by wet etching and the free thin film, called the nanomembrane (8), is transferred to a new substrate (7), preferably an Si substrate. After electronic integration between the layers, the assembly (10) formed by the new substrate (7) and the nanomembrane is suitable for fabrication of conventional optoelectronic devices (3) such as lasers, transistors with high electron mobility and LEDs, using well-established semiconductor processing processes.
(FR)La présente invention concerne un procédé permettant la croissance de dispositifs intégrés semi-conducteurs de haute qualité, à bonne efficacité et de faible coût sur des hétérostructures de matériaux III-V sur substrats virtuels, préparées au moyen de techniques de dépôt épitaxial (2), telles que la MBE ou le dépôt chimique en phase vapeur. L'utilisation de nanomembranes (8) comme substrats virtuels permet de supprimer les problèmes récurrents rencontrés dans la production classique de ces dispositifs, tels que l'incompatibilité entre paramètres de réseau et coefficients de dilatation thermique, dans le cas de la croissance directe, et la désintégration du dispositif pendant la gravure, rencontrée lors du transfert du dispositif prêt par "lift-off" épitaxial. Le procédé consiste à déposer une couche sacrificielle (4) et un film mince (6) sur un substrat (1) approprié. La couche sacrificielle (6) est enlevée par gravure humide et le film mince libre, appelé nanomembrane (8), est transféré vers un nouveau substrat (7), de préférence de Si. Après l'intégration électronique entre les couches, l'ensemble (10) formé par le nouveau substrat (7) et la nanomembrane est approprié pour la fabrication de dispositifs opto-électroniques (3) classiques tels que des lasers, de transistors à haute mobilité électronique et des DEL, au moyen de procédés bien établis de traitement de semi-conducteurs.
(PT)A presente invenção refere-se a um processo que permite o crescimento de dispositivos integrados semicondutores de alta qualidade, boa eficiência e baixo custo sobre heteroestruturas de materiais III-V em substratos virtuais, preparadas através de técnicas de deposição epitaxial (2), como MBE ou deposição química por fase de vapor. O uso de nanomembranas (8) como substratos virtuais elimina problemas recorrentes encontrados na produção usual destes dispositivos, como incompatibilidade entre parâmetros de rede e coeficientes de expansão térmica, no caso do crescimento direto, e desintegração do dispositivo durante o etching, enfrentada na transferência do dispositivo pronto por epitaxial lift-off. O processo consiste no depósito de uma camada de sacrifício (4) e um filme fino (6) sobre um substrato (1) apropriado. A camada de sacrifício (6) é removida por wet etching e transfere-se o filme fino livre denominado nanomembrana (8) a um novo substrato (7), preferencialmente de Si. Após a integração eletrônica entre as camadas, o conjunto (10) formado pelo novo substrato (7) e a nanomembrana é compatível para fabricação de dispositivos optoeletrônicos (3) convencionais como lasers, transistores de alta mobilidade eletrônica e LEDs, por processos bem estabelecidos de processamento de semicondutores.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : portugais (PT)
Langue de dépôt : portugais (PT)