WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016037398) STRUCTURE FINFET ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/037398    N° de la demande internationale :    PCT/CN2014/088603
Date de publication : 17.03.2016 Date de dépôt international : 15.10.2014
CIB :
H01L 21/336 (2006.01)
Déposants : INSTITUTE OF MICROELECTRONICS, CHINESE ACADEMY OF SCIENCES [CN/CN]; No.3 Beitucheng West Road, Chaoyang District Beijing 100029 (CN)
Inventeurs : LIU, Yunfei; (CN).
YIN, Haizhou; (US).
LI, Rui; (CN)
Mandataire : HANHOW INTELLECTUAL PROPERTY PARTNERS; ZHU, Haibo W1-1111, F/11 Oriental Plaza, No. 1 East Chang An Avenue, Dongcheng District Beijing 100738 (CN)
Données relatives à la priorité :
201410459149.6 10.09.2014 CN
Titre (EN) FINFET STRUCTURE AND MANUFACTURING METHOD THEREFOR
(FR) STRUCTURE FINFET ET SON PROCÉDÉ DE FABRICATION
(ZH) 一种FinFET结构及其制造方法
Abrégé : front page image
(EN)A FinFET structure and a manufacturing method therefor. The FinFET structure comprises: a substrate; a first fin and a second fin, located above the substrate and parallel to each other; a device separation region, enclosing the substrate and aligned with the first fin and the second fin; a gate stacked layer, covering the substrate and parts of side walls of the first fin and the second fin; a source region, located in a region of the first fin not covered by the gate stacked layer; a drain region, located in a region of the second fin not covered by the gate stacked layer; and a side wall, located on two sides of the first fin and the second fin and located above the gate stacked layer, and used for separating the source region, the drain region and the gate stacked layer. A new device structure is provided on the basis of an existing FinFET process, so that the gate length of a device is not limited by the size of a footprint, and therefore the problem resulting from a short-channel effect is effectively solved.
(FR)L'invention concerne une structure de transistor à effet de champ à ailettes (FinFET) et son procédé de fabrication. La structure FinFET comprend : un substrat; une première ailette et une seconde ailette, situées au-dessus du substrat et parallèles l'une à l'autre; une zone de séparation de dispositif, entourant le substrat et alignée avec la première ailette et la seconde ailette; une couche empilée de grille, recouvrant le substrat et des parties de parois latérales de la première ailette et de la seconde ailette; une zone de source, située dans une zone de la première ailette qui n'est pas recouverte par la couche empilée de grille; une zone de drain, située dans une zone de la seconde ailette qui n'est pas recouverte par la couche empilée de grille; et une paroi latérale, située sur deux côtés de la première ailette et de la seconde ailette et située au-dessus de la couche empilée de grille, et utilisée pour séparer la zone de source, la zone de drain et la couche empilée de grille. Une nouvelle structure de dispositif est réalisée sur la base d'un processus FinFET existant, de manière que la longueur de grille d'un dispositif ne soit pas limitée par la taille d'une empreinte, et en conséquence le problème résultant d'un effet de canal court est efficacement résolu.
(ZH)一种FinFET结构及其制造方法,包括:衬底;第一、第二鳍片,位于所述衬底上方,彼此平行;器件隔离区,所述器件隔离区包围所述衬底,与所述第一、第二鳍片平齐;栅极叠层,所述栅极叠层覆盖所述衬底和部分第一、第二鳍片的侧壁;源区,位于所述第一鳍片未被栅极叠层所覆盖区域;漏区,位于所述第二鳍片未被栅极叠层所覆盖区域;侧墙,位于所述第一、第二鳍片两侧,栅极叠层上方,用于隔离源区、漏区和栅极叠层。在现有FinFET工艺的基础上提出了一种新的器件结构,使器件的栅长不受footprint尺寸限制,有效地解决了短沟道效应所带来的问题。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)