WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016036318) PROCÉDÉ DE FABRICATION DE TRANCHES DE SILICIUM SUR ISOLANT À HAUTE RÉSISTIVITÉ VISANT À RÉDUIRE LES PERTES DANS LE SUBSTRAT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/036318    N° de la demande internationale :    PCT/SG2015/050300
Date de publication : 10.03.2016 Date de dépôt international : 04.09.2015
CIB :
H01L 21/762 (2006.01)
Déposants : SUNEDISON SEMICONDUCTOR LIMITED [SG/SG]; 9 Battery Road, #15-01, Straits Trading Building Singapore 049910 (SG)
Inventeurs : LIU, Qingmin; (US)
Mandataire : PATEL, Upasana; (SG)
Données relatives à la priorité :
62/045,603 04.09.2014 US
Titre (EN) HIGH RESISTIVITY SILICON-ON-INSULATOR WAFER MANUFACTURING METHOD FOR REDUCING SUBSTRATE LOSS
(FR) PROCÉDÉ DE FABRICATION DE TRANCHES DE SILICIUM SUR ISOLANT À HAUTE RÉSISTIVITÉ VISANT À RÉDUIRE LES PERTES DANS LE SUBSTRAT
Abrégé : front page image
(EN)A multilayer composite structure and a method of preparing a multilayer composite structure are provided. The multilayer composite structure comprises a semiconductor handle substrate having a minimum bulk region resistivity of at least about 500 ohm-cm: a Group IVA nitride layer in contact with the semiconductor handle substrate, the Group IVA nitride layer selected from the group consisting of carbon nitride, silicon carbon nitride, and a combination thereof; a dielectric layer in contact with the Group IVA nitride layer; and a semiconductor device layer in contact with the dielectric layer.
(FR)L'invention concerne une structure composite multicouche et un procédé de préparation d'une structure composite multicouche. La structure composite multicouche comprend un substrat poignée semi-conducteur ayant une résistivité en profondeur minimale d'au moins environ 500 ohm-cm ; une couche de nitrure du groupe IVA en contact avec le substrat poignée semi-conducteur, la couche de nitrure du groupe IVA étant choisie dans le groupe constitué par le nitrure de carbone, le niture de carbone de silicium et une combinaison de ceux-ci ; une couche diélectrique en contact avec la couche de nitrure du groupe IVA ; et une couche de dispositif à semi-conducteur en contact avec la couche diélectrique.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)