WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016033949) MÉMOIRE CACHE L2 ET PROCÉDÉ DE MISE EN ŒUVRE DE LA COHÉRENCE DE CELLE-CI, SYSTÈME ET SUPPORT DE STOCKAGE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/033949    N° de la demande internationale :    PCT/CN2015/073046
Date de publication : 10.03.2016 Date de dépôt international : 13.02.2015
CIB :
G06F 12/08 (2006.01), G06F 11/36 (2006.01)
Déposants : SANECHIPS TECHNOLOGY CO., LTD. [CN/CN]; ZTE Industrial Park, Liuxian Avenue, Xili Street, Nanshan District Shenzhen, Guangdong 518055 (CN)
Inventeurs : XUE, Changhua; (CN).
ZHAO, Shifan; (CN).
SUN, Zhiwen; (CN)
Mandataire : CHINA PAT INTELLECTUAL PROPERTY OFFICE; 2nd Floor, Zhongguancun Intellectual Property Building, Block B, No.21 Haidian South Road, Haidian Beijing 100080 (CN)
Données relatives à la priorité :
201410448635.8 04.09.2014 CN
Titre (EN) L2 CACHE AND IMPLEMENTATION METHOD OF CONSISTENCY THEREOF, SYSTEM AND STORAGE MEDIUM
(FR) MÉMOIRE CACHE L2 ET PROCÉDÉ DE MISE EN ŒUVRE DE LA COHÉRENCE DE CELLE-CI, SYSTÈME ET SUPPORT DE STOCKAGE
(ZH) L2 Cache及其一致性实现方法、系统和存储介质
Abrégé : front page image
(EN)Disclosed are an L2 Cache and an implementation method of consistency thereof, a data processing system and a storage medium. The L2 Cache comprises a Slave interface, a controller, a Master interface and a RAM; the Slave interface is used for receiving a consistency access indication signal and access, determining that the access is a consistency access when receiving the consistency access indication signal, classifying the access according to the consistency access indication signal and access, and forming indication information according to a classification result; the controller is used for receiving the indication information, querying operation data in the RAM according to the indication information, and executing a consistency operation according to the indication information after the operation data is queried; and the Master interface is used for outputting the consistency access indication signal and the consistency access to a peripheral according to the indication information when the operation data is not queried in the RAM, and outputting the operation data to an external memory according to the indication information after the operation data is queried.
(FR)L'invention concerne une mémoire cache L2 et un procédé de mise en œuvre de la cohérence de celle-ci, un système de traitement de données et un support de stockage. La mémoire cache L2 comprend une interface de type esclave, un contrôleur, une interface de type maître et une mémoire vive (RAM); l'interface de type esclave est utilisée pour recevoir un signal d'indication d'accès à des fins de cohérence, déterminer que l'accès est un accès à des fins de cohérence lors de la réception du signal d'indication d'accès à des fins de cohérence, classer l'accès en fonction du signal d'indication d'accès à des fins de cohérence et de l'accès, et former des informations d'indication en fonction d'un résultat de classification; le dispositif de commande est utilisé pour recevoir les informations d'indication, interroger des données de fonctionnement dans la mémoire vive RAM en fonction des informations d'indication, et exécuter une opération de cohérence en fonction des informations d'indication après l'interrogation des données de fonctionnement; et l'interface de type maître est utilisée pour émettre en sortie le signal d'indication d'accès à des fins de cohérence et l'accès à des fins de cohérence à un périphérique en fonction des informations d'indication quand les données de fonctionnement ne sont pas interrogées dans la mémoire vive RAM, et émettre en sortie les données de fonctionnement à une mémoire externe en fonction des informations d'indication après l'interrogation des données de fonctionnement.
(ZH)本发明公开了一种L2 Cache及其一致性实现方法、数据处理系统和存储介质,所述L2 Cache包括Slave接口、控制器、Master接口以及RAM;Slave接口,用于接收一致性访问指示信号及访问,当接收到一致性访问指示信号时确定访问为一致性访问,及依据一致性访问指示信号及访问对访问进行分类,依据分类结果形成指示信息;控制器,用于接收指示信息,依据指示信息在RAM中查询操作数据,在查询到操作数据后依据指示信息执行一致性操作;Master接口,用于在RAM中未查询操作数据时,依据指示信息向外设输出一致性访问指示信号及一致性访问及在查询到操作数据后依据指示信息将操作数据输出到外部存储器。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)