WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016032191) CIRCUIT DE DÉMODULATION DE MODULATION PAR DÉPLACEMENT DE PHASE BIVALENTE ASYNCHRONE À LARGE BANDE À ULTRA-FAIBLE PUISSANCE EMPLOYANT DES FILTRES À BANDE LATÉRALE DE PREMIER ORDRE ALIGNÉS À UNE PHASE DE ZÉRO DEGRÉ
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/032191    N° de la demande internationale :    PCT/KR2015/008835
Date de publication : 03.03.2016 Date de dépôt international : 24.08.2015
CIB :
H04L 27/233 (2006.01)
Déposants : WILKERSON, Benjamin P. [US/KR]; (KR)
Inventeurs : WILKERSON, Benjamin P.; (KR)
Mandataire : YANG, Sungbo; (KR)
Données relatives à la priorité :
10-2014-0110741 25.08.2014 KR
Titre (EN) ULTRA LOW POWER WIDEBAND ASYNCHRONOUS BINARY PHASE SHIFT KEYING DEMODULATION CIRCUIT USING FIRST ORDER SIDEBAND FILTERS ALIGNED AT ZERO DEGREE PHASE
(FR) CIRCUIT DE DÉMODULATION DE MODULATION PAR DÉPLACEMENT DE PHASE BIVALENTE ASYNCHRONE À LARGE BANDE À ULTRA-FAIBLE PUISSANCE EMPLOYANT DES FILTRES À BANDE LATÉRALE DE PREMIER ORDRE ALIGNÉS À UNE PHASE DE ZÉRO DEGRÉ
(KO) 위상 영도로 정렬한 1차 측파대 필터들을 이용한 초저전력용 광대역 비동기식 이산 위상 편이 복조 회로
Abrégé : front page image
(EN)An embodiment of the present invention relates to an ultra low power wideband asynchronous binary phase shift keying (BPSK) demodulation method and a circuit configuration thereof. Provided is an ultra low power wideband asynchronous BPSK demodulation circuit configured by comprising: a sideband division and upper sideband signal delay unit dividing a modulated signal into an upper sideband and a lower sideband by a first order high-pass filter and a first order low-pass filter of which a cutoff frequency is a carrier frequency, so as to output an analog signal delayed by a ¼ period of the carrier frequency from an upper sideband analog signal, and a lower sideband analog signal; a data demodulation unit latching, through a hysteresis circuit, a signal generated by a difference between the analog signals in which a phase difference between the delayed upper sideband analog signal and the lower sideband analog signal is aligned at 0o, that is, an analog pulse signal indicated according to a phase shift part of a BPSK modulation signal, so as to demodulate digital data; and a data clock recovery unit for generating a data clock by using a signal digitalized from the lower sideband analog signal through a comparator and a data signal.
(FR)Un mode de réalisation de la présente invention concerne un procédé de démodulation de modulation par déplacement de phase bivalente (MDP-2) asynchrone à large bande à ultra-faible puissance et une configuration de circuit à cet effet. Le circuit de démodulation MDP-2 asynchrone à large bande à ultra-faible puissance selon l'invention est configuré de sorte qu'il comprend : une unité à retard par division de bande latérale et de signal de bande latérale supérieure qui divise un signal modulé en une bande latérale supérieure et une bande latérale inférieure par un filtre passe-haut de premier ordre et un filtre passe-bas de premier ordre dont une fréquence de coupure est une fréquence porteuse, de façon à délivrer en sortie un signal analogique retardé de ¼ de période de la fréquence porteuse par rapport à un signal analogique de bande latérale supérieure et un signal analogique de bande latérale inférieure; une unité de démodulation de données qui verrouille, par le biais d'un circuit à hystérésis, un signal généré par une différence entre les signaux analogiques dans lequel une différence de phase entre le signal analogique de bande latérale supérieure retardé et le signal analogique de bande latérale inférieure est alignée à 0o, c'est-à-dire un signal d'impulsion analogique indiqué conformément à une partie déphasée d'un signal à modulation MDP-2, de manière à démoduler des données numériques; et une unité de récupération d'horloge de données destinée à générer une horloge de données en utilisant un signal numérisé à partir du signal analogique de bande latérale inférieure par le biais d'un comparateur et d'un signal de données.
(KO)본 발명의 실시예는 초저전력용 광대역 비동기식 BPSK 복조 방법과 그 회로의 구성에 관한 것이다. BPSK 복조 회로의 구성에 있어서, 변조된 신호를 차단 주파수가 캐리어 주파수인 1차 고역 필터와 1차 저역 필터로 상측파대와 하측파대로 분리하여, 상측파대 아날로그 신호로부터 캐리어 주파수의 ¼ 주기만큼 지연시킨 아날로그 신호와 하측파대 아날로그 신호를 출력하는 측파대 분리 및 상측파대 신호지연부; 이 지연된 상측파대 아날로그 신호와 하측파대 아날로그 신호의 위상차이가 0o로 정렬 되었으므로, 이 아날로그 신호들의 차이로 생성되는 신호, 즉 BPSK 변조신호의 위상 변화부분에 맞추어 나타나는 아날로그 펄스신호를 히스테리시스 회로를 통해 래치(Latch) 시킴으로써 디지털 데이터를 복조하는 데이터 복조부; 하측파대 아날로그 신호를 비교기를 통해서 디지털화한 신호와 데이터 신호를 이용하여 데이터 클럭을 발생하는 데이터 클럭 복원부를 포함하는 초저전력용 광대역 비동기식 이산 위상 편이 복조 회로가 제공될 수 있다.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : coréen (KO)
Langue de dépôt : coréen (KO)