WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016030955) DISPOSITIF À SEMI-CONDUCTEURS ET DISPOSITIF ÉLECTRONIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/030955    N° de la demande internationale :    PCT/JP2014/072207
Date de publication : 03.03.2016 Date de dépôt international : 25.08.2014
CIB :
H01L 25/07 (2006.01), H01L 23/28 (2006.01), H01L 25/18 (2006.01), H02M 7/48 (2007.01)
Déposants : RENESAS ELECTRONICS CORPORATION [JP/JP]; 2-24, Toyosu 3-chome, Koutou-ku, Tokyo 1350061 (JP)
Inventeurs : MUTO, Akira; (JP).
KIDO, Norio; (JP)
Mandataire : TSUTSUI, Yamato; (JP)
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR DEVICE AND ELECTRONIC DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS ET DISPOSITIF ÉLECTRONIQUE
(JA) 半導体装置および電子装置
Abrégé : front page image
(EN)This invention provides a semiconductor device that can, for example, exhibit high performance suited to an SR motor. Said semiconductor device is provided with chip-mounting section TAB1, chip-mounting section TAB2, lead LD1A, and lead LD1B. Semiconductor chip CHP1, on which an IGBT is formed, is mounted in chip-mounting section TAB1, and semiconductor chip CHP2, on which a diode is formed, is mounted in chip-mounting section TAB2. Lead LD1A is electrically connected to an emitter-electrode pad EP on semiconductor chip CHP1 via clip CLP1, and lead LD1B is electrically connected to an anode-electrode pad ADP on semiconductor chip CHP2 via clip CLP2. Chip-mounting section TAB1 and chip-mounting section TAB2 are electrically isolated from each other, as are clip CLP1 and clip CLP2.
(FR)La présente invention porte sur un dispositif à semi-conducteurs qui peut, par exemple, présenter une performance élevée appropriée à un moteur à réluctance couplé (SR). Ledit dispositif à semi-conducteurs comporte une section de montage de puce TAB1, une section de montage de puce TAB2, un câble LD1A, et un câble LD1B. Une puce de semi-conducteur CHP1, sur laquelle un transistor bipolaire à porte isolée (IGBT) est formé, est montée dans la section de montage de puce TAB1, et une puce de semi-conducteur CHP2, sur laquelle une diode est formée, est montée dans la section de montage de puce TAB2. Le câble LD1A est connecté électriquement à une plage d'électrode d'émetteur EP sur la puce de semi-conducteur CHP1 par l'intermédiaire d'une pince CLP1, et le câble LD1B est connecté électriquement à une plage d'électrode d'anode ADP sur la puce de semi-conducteur CHP2 par l'intermédiaire d'une pince CLP2. La section de montage de puce TAB1 et la section de montage de puce TAB2 sont électriquement isolées l'une de l'autre, comme le sont la pince CLP1 et la pince CLP2.
(JA) 例えば、SRモータに適した高性能化を図ることができる半導体装置を提供する。半導体装置は、IGBTが形成された半導体チップCHP1を搭載するチップ搭載部TAB1と、ダイオードが形成された半導体チップCHP2を搭載するチップ搭載部TAB2と、を有する。また、半導体装置は、半導体チップCHP1のエミッタ電極パッドEPとクリップCLP1を介して電気的に接続されたリードLD1Aと、半導体チップCHP2のアノード電極パッドADPとクリップCLP2を介して電気的に接続されたリードLD1Bと、を有する。このとき、チップ搭載部TAB1とチップ搭載部TAB2とは、電気的に分離され、クリップCLP1とクリップCLP2とは、電気的に分離されている。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)