WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Options
Langue d'interrogation
Stemming/Racinisation
Trier par:
Nombre de réponses par page
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2016014731) COMPENSATION-VT FONDÉE SUR YUKAI VSL POUR MÉMOIRE NON-ET
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2016/014731 N° de la demande internationale : PCT/US2015/041636
Date de publication : 28.01.2016 Date de dépôt international : 22.07.2015
CIB :
G11C 8/14 (2006.01) ,G11C 11/40 (2006.01) ,G11C 16/04 (2006.01)
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
8
Dispositions pour sélectionner une adresse dans une mémoire numérique
14
Organisation de lignes de mots; Disposition de lignes de mots
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
11
Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
21
utilisant des éléments électriques
34
utilisant des dispositifs à semi-conducteurs
40
utilisant des transistors
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
16
Mémoires mortes programmables effaçables
02
programmables électriquement
04
utilisant des transistors à seuil variable, p.ex. FAMOS
Déposants : APLUS FLASH TECHNOLOGY, INC.[US/US]; 4450 Enterprise Street #101 Fremont, CA 94538, US
Inventeurs : LEE, Peter, Wung; US
Mandataire : WU, Fang; US
Données relatives à la priorité :
62/027,69422.07.2014US
Titre (EN) YUKAI VSL-BASED VT-COMPENSATION FOR NAND MEMORY
(FR) COMPENSATION-VT FONDÉE SUR YUKAI VSL POUR MÉMOIRE NON-ET
Abrégé :
(EN) A YUKAI NAND array comprising multiple strings associated with hierarchical global/local bit lines (GBL/LBL) and each string being associated with one LBL and having adjacent LBL as a dedicated local source line (LSL) without a common source line to connect all strings. Each of the LBLs is interleavingly associated with either an Odd or Even string selected via one pair of dummy cells inserted in each string and is used as one on-chip PCACHE register with full BL-shielding without wasting extra silicon area to allow batch- based multiple concurrent MLC All-BL, All-Vtn-Program and Alternative-WL program, Odd/Even read and verify operations with options of providing individual and common VSL-based Vt-compensation and VLBL compensations to mitigate high WL-WL and BL-BL coupling effects. Bias conditions in each string are provided to correctly sense highly-negative erase-verify voltage, multiple negative program-verify voltages and without VDS punch-through, breakdown and body-effect in both boundary and non-boundary WLs cells.
(FR) La présente invention porte sur un réseau NON-ET YUKAI qui comporte une pluralité de chaînes associées à des lignes de bit globales/locales hiérarchiques (GBL/LBL), chaque chaîne étant associée à une LBL et ayant une LBL adjacente en tant que ligne de source locale (LSL) dédiée sans ligne de source commune pour connecter toutes les chaînes. Chacune des LBLs est associée de manière entrelacée à une chaîne soit impaire, soit paire, sélectionnée par l'intermédiaire d'une paire de cellules fictives insérées dans chaque chaîne et est utilisée en tant que registre PCACHE sur puce avec protection BL totale sans gaspillage de zone de silicium supplémentaire pour autoriser un programme WL alternatif et un programme tout Vtn, tout BL MLC simultané, multiple et fondé sur lot, une lecture impaire/paire et pour vérifier des opérations avec des options de mise à disposition de compensation Vt et de compensations VLBL fondées sur VSL communes et individuelles pour atténuer des effets de couplage WL-WL et BL-BL élevés. Des conditions de polarisation dans chaque chaîne sont fournies pour détecter de façon correcte une tension de vérification d'effacement extrêmement négative, des tensions de vérification de programme négatives multiples et sans effet de claquage VDS, rupture et effet de corps dans à la fois des cellules WL de limite et non de limite.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)